專利名稱：輸入/輸出雙向端口的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型具體涉及集成電路領(lǐng)域中的一種輸入/輸出雙向端口 。
技術(shù)背景在各種集成電路中，尤其在MCU (Micro Control Unit,即微控制器)電路 中，I/O (1叩ut/0utput，即輸入/輸出)口是電路對(duì)外進(jìn)行信息交流的不可缺 少的重要通道。它不同于單向端口，如輸入口，或者輸出口，這些單向端口的 功能是單一的，它只能接收數(shù)據(jù)或者輸出數(shù)據(jù)；而I/O 口是具備輸入和輸出兩 個(gè)功能的雙向端口，它能夠進(jìn)行數(shù)據(jù)的接收和發(fā)送。傳統(tǒng)的RISC (Reduced Instruction Set Computing,即精簡(jiǎn)指令集)類型 的MCU中，I/O 口是非常復(fù)雜的電路，它有時(shí)占據(jù)整個(gè)電路版圖的1/4，有時(shí)甚 至更多。因?yàn)檫@些I/O 口都要設(shè)置端口方向寄存器，通過(guò)改變端口方向寄存器 的值來(lái)設(shè)置I/O 口的方向，有的甚至設(shè)置專門的指令來(lái)管理I/O 口的方向。這 些都導(dǎo)致了 I/O 口電路的復(fù)雜與龐大。一些CISC (Complex Instruction Set Computer,即復(fù)雜指令集)類型的 MCU中，雖然沒有設(shè)置端口方向寄存器，但它們也同樣存在電路復(fù)雜的問題。因此，在一些民用消費(fèi)類電路中，用這些傳統(tǒng)的I/O 口都顯得不切實(shí)際， 它們不僅控制復(fù)雜，而且面積大，成本高。實(shí)用新型內(nèi)容本實(shí)用新型的目的在于提出一種電路結(jié)構(gòu)簡(jiǎn)單、控制方便、電路面積小、 成本低的輸入/輸出雙向端口，它無(wú)需設(shè)置端口方向寄存器，僅通過(guò)對(duì)端口置O 或者置i來(lái)選擇i/o口的方向，克服了現(xiàn)有技術(shù)中的不足。為實(shí)現(xiàn)上述發(fā)明目的，本實(shí)用新型采用了如下技術(shù)方案 一種輸入/輸出雙向端口，能夠?qū)崿F(xiàn)數(shù)據(jù)的接收和發(fā)送，包括 鎖存器，其數(shù)據(jù)輸入端與數(shù)據(jù)總線相連，時(shí)鐘信號(hào)端與寫數(shù)據(jù)信號(hào)相連； 第一反向器，其輸入端與鎖存器的輸出端相連；第一控制晶體管，設(shè)置在第一反向器的輸出端與第一恒定電位之間； 第二控制晶體管，設(shè)置在第一反向器的輸出端與第二恒定電位之間； 第一控制晶體管的輸出端與第二控制晶體管的輸出端相連接，其節(jié)點(diǎn)處與 I/O PAD 口相連；第二反向器，其輸入端與第一控制晶體管的輸出端與第二控制晶體管的輸出端之間的節(jié)點(diǎn)相連；三態(tài)反向器，其輸入端與第二反向器的輸出端相連，使能端與讀端口信號(hào) 相連，輸出端與鎖存器的輸入端相連；兩輸入與非門，其一輸入端與鎖存器的輸出端和第一反向器的輸入端之間 的節(jié)點(diǎn)相連，另一輸入端與第二反向器的輸出端和三態(tài)反向器的輸入端之間的 節(jié)點(diǎn)相連，其輸出端為輸入端口電平變化信號(hào)。當(dāng)數(shù)據(jù)總線寫入l，且讀端口信號(hào)有效時(shí)，通過(guò)設(shè)置在I/OPAD 口和數(shù)據(jù)總 線之間的第二反向器與三態(tài)反向器，將實(shí)質(zhì)上與I/O PAD 口輸入信號(hào)相同的信 號(hào)輸入到數(shù)據(jù)總線，實(shí)現(xiàn)數(shù)據(jù)的輸入；當(dāng)寫數(shù)據(jù)信號(hào)有效時(shí)，通過(guò)設(shè)置在數(shù)據(jù) 總線和I/O PAD 口之間的鎖存器、第一反向器、第一控制晶體管和第二控制晶 體管，將實(shí)質(zhì)上與數(shù)據(jù)總線信號(hào)相同的信號(hào)輸出到I/O PAD 口，實(shí)現(xiàn)數(shù)據(jù)的輸 出。上述的輸入/輸出雙向端口，其中第一控制晶體管為較大寬長(zhǎng)比麗OS管， 第二控制晶體管為較小寬長(zhǎng)比PMOS管，每一個(gè)晶體管的控制端、輸出端和輸入 端分別為柵極、漏極和源極。上述的第一恒定電位和第二恒定電位分別為地電 位和電源電位。所述的輸入端口電平變化信號(hào)可以看做輸入變化中斷或者喚醒 系統(tǒng)用。本實(shí)用新型的有益效果在于電路結(jié)構(gòu)簡(jiǎn)單、控制方便、電路面積小、成本 低，無(wú)需設(shè)置端口方向寄存器，僅通過(guò)對(duì)端口置0或者置1來(lái)選擇I/0口的方 向。


圖1是本實(shí)用新型輸入/輸出雙向端口的電路圖； 圖2是本實(shí)用新型的優(yōu)選實(shí)施例。
具體實(shí)施方式

以下結(jié)合附圖對(duì)本實(shí)用新型作進(jìn)一步的說(shuō)明。如圖1所示，是本實(shí)用新型輸入/輸出雙向端口的電路圖，包括數(shù)據(jù)總線data、 讀端口信號(hào)r(port、寫數(shù)據(jù)信號(hào)wr—port、輸入端口電平變化信號(hào)INT、地電 位、電源電位、I/O PAD 口、鎖存器1、第一反向器2、第一控制晶體管3、第 二控制晶體管4、第二反向器5、三態(tài)反向器6和兩輸入與非門7。其中鎖存器 1的數(shù)據(jù)輸入端D與數(shù)據(jù)總線data相連，時(shí)鐘信號(hào)端clk與寫數(shù)據(jù)信號(hào)wr—port 相連，輸出端Q與第一反向器2的輸入端相連；第一控制晶體管3的控制端與第 二控制晶體管4的控制端相連，并與第一反向器2的輸出端相連，第一控制晶 體管3的輸出端與第二控制晶體管4的輸出端相連，并與I/O PAD 口相連，第 一控制晶體管3的輸入端與第一恒定電位，即地電位相連，第二控制晶體管4 的輸入端與第二恒定電位，即電源電位相連；第二反向器5的輸入端與I/0PAD 口和第一控制晶體管3的輸出端與第二控制晶體管4的輸出端之間的節(jié)點(diǎn)相連， 第二反向器5的輸出端與三態(tài)反向器6的輸入端相連，三態(tài)反向器6的使能端 與讀端口信號(hào)rcLpo:rt相連，輸出端與數(shù)據(jù)總線data和鎖存器1的數(shù)據(jù)輸入端 D之間的節(jié)點(diǎn)相連；兩輸入與非門7，其一輸入端與鎖存器1的輸出端Q和第一 反向器2的輸入端之間的節(jié)點(diǎn)相連，另一輸入端與第二反向器5的輸出端和三 態(tài)反向器6的輸入端之間的節(jié)點(diǎn)相連，其輸出端為輸入端口電平變化信號(hào)INT。當(dāng)數(shù)據(jù)總線data寫入1，且讀端口信號(hào)rd_port有效時(shí)，通過(guò)設(shè)置在I/O PAD 口和數(shù)據(jù)總線data之間的第二反向器5與三態(tài)反向器6，將實(shí)質(zhì)上與I/O PAD 口輸入信號(hào)相同的信號(hào)輸入到數(shù)據(jù)總線data，實(shí)現(xiàn)數(shù)據(jù)的輸入。當(dāng)寫數(shù)據(jù)信號(hào)wr一port有效時(shí)，通過(guò)設(shè)置在數(shù)據(jù)總線data和I/O PAD 口之 間的鎖存器l、第一反向器2、第一控制晶體管3和第二控制晶體管4，將實(shí)質(zhì) 上與數(shù)據(jù)總線data信號(hào)相同的信號(hào)輸出到I/O PAD 口，實(shí)現(xiàn)數(shù)據(jù)的輸出。當(dāng)通過(guò)數(shù)據(jù)總線data寫入0時(shí)(wr_port=l時(shí)寫入，也可以wr_port=0寫 入，這要看鎖存器l的結(jié)構(gòu))，則第一反向器2的輸出為1，第一控制晶體管3 導(dǎo)通，第二控制晶體管4關(guān)閉，1/0PAD口輸出為0，因?yàn)榈谝豢刂凭w管3較 強(qiáng)，外部信號(hào)1 (高電平)很難打翻它，當(dāng)讀端口信號(hào)rd_port有效時(shí)，讀到 data總線上的數(shù)據(jù)還是0，此時(shí)可以把它看做輸出口 ，因?yàn)樽x到的數(shù)據(jù)始終為0， 沒有變化，不能反映加在1/0 PAD 口上的外部信號(hào)。由于此時(shí)鎖存器1的輸出 端0=0，通過(guò)兩輸入與非門7，輸入端口電平變化信號(hào)INT始終為1， INT認(rèn)為 無(wú)效。當(dāng)通過(guò)數(shù)據(jù)總線data寫入1時(shí)，第一反向器2的輸出為0，第一控制晶體 管3關(guān)閉，第二控制晶體管4導(dǎo)通，1/0PAD口輸出為1。因?yàn)榈诙刂凭w管4相對(duì)較弱，此時(shí)如果從外部加入到I/OPAD 口上的信號(hào)為強(qiáng)0，則此時(shí)I/0PAD 口上呈現(xiàn)0電平，當(dāng)讀端口信號(hào)r(port有效時(shí)，讀到data總線上的數(shù)據(jù)還是 0，此時(shí)可以把它看做輸入口，因?yàn)樽x數(shù)據(jù)時(shí)，讀到的數(shù)據(jù)能夠反映外部I/OPAD 口上的信號(hào)變化，是0則讀入的就是0，是l讀到的就是l。這時(shí)，如果加到I/0 PAD 口上的信號(hào)為1，則INT二1，如果加到I/O PAD 口上的信號(hào)為0，則INT=0。 因此這個(gè)信號(hào)可以看做輸入變化中斷或者喚醒系統(tǒng)用。由此看出，本實(shí)用新型無(wú)需設(shè)置端口方向寄存器，僅通過(guò)對(duì)端口置0或者 置l來(lái)選擇I/0口的方向，克服了現(xiàn)有技術(shù)中的不足。實(shí)現(xiàn)本實(shí)用新型的優(yōu)選方式是將其應(yīng)用于MCU電路中。在以RISC結(jié)構(gòu)的四 位和八位中低檔MCU中，如產(chǎn)品型號(hào)為HS0227、HS0228等的產(chǎn)品都用到這種I/O 口。如圖2所示，是本實(shí)用新型的優(yōu)選實(shí)施例。其中P10-P17為I/O 口，在MCU 執(zhí)行一段初始化程序之后，進(jìn)入省電睡眠狀態(tài)。如果在初始化程序中設(shè)置 P10 P13全為1， P14 P17全為0，則在睡眠狀態(tài)中，只要按下16個(gè)按鍵中任意 一個(gè)，系統(tǒng)就會(huì)被喚醒。因?yàn)镻14 P17的0電平會(huì)被傳遞到P10 P13上，使P10 P13 端口呈現(xiàn)0電平，從而圖1中INT會(huì)產(chǎn)生變化，導(dǎo)致系統(tǒng)被喚醒。系統(tǒng)喚醒后 會(huì)執(zhí)行相應(yīng)的操作，如掃描鍵盤，發(fā)射信號(hào)等。因?yàn)槊恳粋€(gè)端口都可以任意設(shè)置，因此鍵盤也可以任意構(gòu)成。任意兩兩管 腳都可以構(gòu)成鍵盤，這樣消除了特定管腳構(gòu)成鍵盤的局限性。上述例子僅是本實(shí)用新型的特定實(shí)例，決不能視為對(duì)本實(shí)用新型的限制。
權(quán)利要求1.一種輸入/輸出雙向端口，其特征在于，包括鎖存器，其數(shù)據(jù)輸入端與數(shù)據(jù)總線相連，時(shí)鐘信號(hào)端與寫數(shù)據(jù)信號(hào)相連；第一反向器，其輸入端與鎖存器的輸出端相連；第一控制晶體管，設(shè)置在第一反向器的輸出端與第一恒定電位之間；第二控制晶體管，設(shè)置在第一反向器的輸出端與第二恒定電位之間；第一控制晶體管的輸出端與第二控制晶體管的輸出端相連接，其節(jié)點(diǎn)處與I/O PAD口相連；第二反向器，其輸入端與第一控制晶體管的輸出端、第二控制晶體管的輸出端及I/O PAD口之間的節(jié)點(diǎn)相連；三態(tài)反向器，其輸入端與第二反向器的輸出端相連，使能端與讀端口信號(hào)相連，輸出端與鎖存器的輸入端相連；兩輸入與非門，其一輸入端與鎖存器的輸出端和第一反向器的輸入端之間的節(jié)點(diǎn)相連，另一輸入端與第二反向器的輸出端和三態(tài)反向器的輸入端之間的節(jié)點(diǎn)相連，其輸出端為輸入端口電平變化信號(hào)。
2. 根據(jù)權(quán)利要求1所述的輸入/輸出雙向端口，其特征在于，當(dāng)數(shù)據(jù)總線 寫入l，且讀端口信號(hào)有效時(shí)，通過(guò)設(shè)置在I/0PAD 口和數(shù)據(jù)總線之間的第二反 向器與三態(tài)反向器，將實(shí)質(zhì)上與I/O PAD 口輸入信號(hào)相同的信號(hào)輸入到數(shù)據(jù)總 線，實(shí)現(xiàn)數(shù)據(jù)的輸入。
3. 根據(jù)權(quán)利要求1所述的輸入/輸出雙向端口，其特征在于，當(dāng)寫數(shù)據(jù)信 號(hào)有效時(shí)，通過(guò)設(shè)置在數(shù)據(jù)總線和I/O PAD 口之間的鎖存器、第一反向器、第 一控制晶體管和第二控制晶體管，將實(shí)質(zhì)上與數(shù)據(jù)總線信號(hào)相同的信號(hào)輸出到 I/O PAD 口，實(shí)現(xiàn)數(shù)據(jù)的輸出。
4. 根據(jù)權(quán)利要求1或3所述的輸入/輸出雙向端口，其特征在于，所述的 第一控制晶體管為較大寬長(zhǎng)比麗0S管，第二控制晶體管為較小寬長(zhǎng)比PM0S管， 每一個(gè)晶體管的控制端、輸出端和輸入端分別為柵極、漏極和源極。
5. 根據(jù)權(quán)利要求1所述的輸入/輸出雙向端口，其特征在于，所述的第一 恒定電位和第二恒定電位分別為地電位和電源電位。
6. 根據(jù)權(quán)利要求1所述的輸入/輸出雙向端口，其特征在于，所述的輸入 端口電平變化信號(hào)可以看做輸入變化中斷或者喚醒系統(tǒng)用。
專利摘要一種輸入/輸出雙向端口，僅通過(guò)對(duì)端口置0或者置1來(lái)選擇I/O口的方向，包括鎖存器、第一反向器、第一控制晶體管、第二控制晶體管、第二反向器、三態(tài)反向器和兩輸入與非門。當(dāng)數(shù)據(jù)總線寫入1，且讀端口信號(hào)有效時(shí)，通過(guò)設(shè)置在I/O PAD口和數(shù)據(jù)總線之間的第二反向器與三態(tài)反向器，將實(shí)質(zhì)上與I/O PAD口輸入信號(hào)相同的信號(hào)輸入到數(shù)據(jù)總線，實(shí)現(xiàn)數(shù)據(jù)的輸入；當(dāng)寫數(shù)據(jù)信號(hào)有效時(shí)，通過(guò)設(shè)置在數(shù)據(jù)總線和I/O PAD口之間的鎖存器、第一反向器、第一控制晶體管和第二控制晶體管，將實(shí)質(zhì)上與數(shù)據(jù)總線信號(hào)相同的信號(hào)輸出到I/O PAD口，實(shí)現(xiàn)數(shù)據(jù)的輸出。該輸入/輸出雙向端口電路結(jié)構(gòu)簡(jiǎn)單、控制方便、電路面積小、成本低，克服了現(xiàn)有技術(shù)中的不足。
文檔編號(hào)G06F13/38GK201219256SQ20082011839
公開日2009年4月8日 申請(qǐng)日期2008年6月5日 優(yōu)先權(quán)日2008年6月5日
發(fā)明者猛 江, 力 賈 申請(qǐng)人:蘇州市華芯微電子有限公司