本發(fā)明屬于模擬電路技術(shù)領(lǐng)域，更具體地，涉及一種基于憶阻器的帶寬可調(diào)的濾波電路及其操作方法。

背景技術(shù)：

濾波電路是一種能使有用頻率信號(hào)通過而同時(shí)抑制無用頻率信號(hào)的電子裝置，工程上常用它來做信號(hào)處理、數(shù)據(jù)傳送和抑制干擾等。模擬濾波器常由無源元件電阻、電容以及集成運(yùn)放組成有源濾波電路，具有不用電感、體積小、重量輕等優(yōu)點(diǎn)。在很多通信以及信號(hào)通路的應(yīng)用中，模擬濾波器是必不可少的。相比于傳統(tǒng)濾波電路，小的幾何尺寸、低的耗散功率以及簡(jiǎn)單的可編程性將會(huì)是發(fā)展的方向，而憶阻器是實(shí)現(xiàn)預(yù)期的可編程模擬濾波器的有力選擇。

憶阻器最早由蔡少棠教授在1971年提出，被譽(yù)為是除電阻、電容、電感之外第四種基本電路元件。通常來說，憶阻器是一個(gè)兩端器件，結(jié)構(gòu)簡(jiǎn)單且器件尺寸僅在納米尺度，具有高的集成度。另外，憶阻器是一種非易失性器件，還具有擦寫速度快、存儲(chǔ)密度高、重復(fù)擦寫次數(shù)高以及功耗低等優(yōu)點(diǎn)。閾值電壓特性是憶阻器非常重要的特性，只有當(dāng)憶阻器兩端電壓降大于其閾值電壓時(shí)，憶阻器的阻值才會(huì)發(fā)生改變。這將使得憶阻器由于閾值電壓的存在將其工作狀態(tài)劃分為模擬工作狀態(tài)以及編程工作狀態(tài)。模擬工作狀態(tài)下，憶阻器作為一個(gè)普通電阻。編程工作狀態(tài)下，憶阻器作為一個(gè)非線性電阻可以通過脈沖對(duì)其電阻值進(jìn)行調(diào)控。這將極大的改善傳統(tǒng)模擬電路的工作性能，實(shí)現(xiàn)關(guān)鍵參數(shù)的可調(diào)，例如帶寬。

現(xiàn)有技術(shù)(申請(qǐng)?zhí)枮?01310216431.7，發(fā)明名稱為一種基于憶阻器件的低通、高通、帶通、帶阻濾波器)公開了基于一種憶阻器的低通、高通、帶通、帶阻濾波電路，其通過加載在憶阻器兩端輸入信號(hào)頻率的高低差異實(shí)現(xiàn)憶阻器阻值的變化，通過分壓達(dá)到濾波效果。然而，該方案存在一些缺陷或不足：(1)該電路利用低頻率信號(hào)改變憶阻器阻值而高頻率信號(hào)來不及改變憶阻器阻值的特性實(shí)現(xiàn)低通濾波特性，但并不能給出臨界頻率值，這與憶阻器的制造技術(shù)有關(guān)，具有很大的不確定性；(2)該電路利用信號(hào)本身的幅值來改變憶阻器的阻值，因此只適用于大信號(hào)電路，對(duì)小信號(hào)電路并不適用。另外，該電路輸入信號(hào)幅值大小的變化也會(huì)較小的改變憶阻器的阻值，因而對(duì)輸出信號(hào)的幅值造成影響，進(jìn)而影響濾波性能；(3)該電路的臨界頻率值與憶阻器的制造技術(shù)有關(guān)，一旦器件確定便不可更改，因此該電路是一個(gè)帶寬固定的模擬濾波電路，不能夠?qū)崿F(xiàn)帶寬可調(diào)，相比于傳統(tǒng)的模擬濾波電路改進(jìn)程度有限。

技術(shù)實(shí)現(xiàn)要素：

針對(duì)現(xiàn)有技術(shù)的缺陷，本發(fā)明的目的在于提供一種基于憶阻器的帶寬可調(diào)的濾波電路，旨在解決現(xiàn)有技術(shù)中的濾波電路不能實(shí)現(xiàn)帶寬可調(diào)的技術(shù)問題。

本發(fā)明提供了一種基于憶阻器的帶寬可調(diào)的低通濾波電路，包括：阻變?cè)﨧、第一電容C1、運(yùn)算放大器A、第一NMOS管M1、第二NMOS管M2、第三PMOS管M3、第四PMOS管M4、第五NMOS管M5、第六NMOS管M6、第七PMOS管M7和第八PMOS管M8；所述阻變?cè)﨧的正極與所述運(yùn)算放大器A的正向輸入端相連，所述阻變?cè)﨧的負(fù)極用于與信號(hào)輸入端Vin相連；所述第一電容C1的一端與所述運(yùn)算放大器A的正向輸入端相連，所述第一電容C1的另一端接地；所述運(yùn)算放大器A的負(fù)向輸入端與輸出端相連構(gòu)成電壓跟隨器，所述運(yùn)算放大器A的輸出端作為信號(hào)輸出端；所述第一NMOS管M1的漏極與所述第二NMOS管M2的源極相連，所述第一NMOS管M1的柵極與脈沖輸入端PWL相連，所述第一NMOS管M1的源極與襯底相連并接地；所述第二NMOS管的漏極與所述第二NMOS管的柵極相連并與所述阻變?cè)呢?fù)極相連，所述第二NMOS管的源極與襯底相連；所述第三PMOS管的漏極與所述第四PMOS管的源極相連，所述第三PMOS管的柵極與脈沖輸入端PWL相連，所述第三PMOS管的源極與襯底相連并接地；所述第四PMOS管的漏極與所述第四PMOS管的柵極相連并與阻變?cè)呢?fù)極相連，所述第四PMOS管的源極與其襯底相連；所述第五NMOS管的漏極與所述第六NMOS管的源極相連，所述第五NMOS管的柵極接地，所述第五NMOS管的源極與其襯底相連并與脈沖輸入端相連；所述第六NMOS管的漏極與所述第六NMOS管的柵極相連并與阻變?cè)恼龢O相連，所述第六NMOS管的源極與其襯底相連；所述第七PMOS管的漏極與所述第八PMOS管的源極相連，所述第七PMOS管的柵極接地，所述第七PMOS管的源極與其襯底相連并與脈沖輸入端相連；所述第八PMOS管的漏極與所述第八PMOS管的柵極相連并與阻變?cè)恼龢O相連，所述第八PMOS管的源極與其襯底相連。

其中，憶阻器正極是指從正極施加大于正向閾值電壓Vtp的電壓會(huì)使憶阻器從高阻狀態(tài)轉(zhuǎn)變成低阻狀態(tài)；所述憶阻器的負(fù)極是指從負(fù)極施加小于負(fù)向閾值電壓Vtn的電壓會(huì)使憶阻器從低阻狀態(tài)轉(zhuǎn)變成高阻狀態(tài)。

更進(jìn)一步地，第二NMOS管、第四PMOS管、第六NMOS管、第八PMOS管可替換為二極管；所述的第一NMOS管、第三PMOS管、第五NMOS管、第七PMOS管可替換為壓控開關(guān)。

更進(jìn)一步地，所述阻變?cè)﨧為具有閾值電壓特性的憶阻器，信號(hào)輸入端Vin輸入信號(hào)；當(dāng)脈沖輸入端PWL為零時(shí)，所述憶阻器工作在模擬工作模式，其兩端的電壓差介于正向閾值電壓Vtp和負(fù)向閾值電壓Vtn之間，憶阻器的阻值不會(huì)發(fā)生改變；當(dāng)脈沖輸入端PWL輸入脈沖時(shí)，憶阻器工作在編程工作模式，通過脈沖對(duì)其阻值進(jìn)行編程操作。

更進(jìn)一步地，所述低通濾波電路的特征角頻率特征頻率其中，R為憶阻器的阻值，C為第一電容C1的電容值。

通過給所述脈沖輸入端PWL施加脈沖使得阻變?cè)﨧的阻值發(fā)生改變的同時(shí)，也使得所述電路的特征角頻率以及特征頻率發(fā)生改變，從而使得濾波電路的帶寬發(fā)生改變，進(jìn)而實(shí)現(xiàn)帶寬可調(diào)。

本發(fā)明還提供了一種基于上述的低通濾波電路的操作方法，包括以下步驟：

S11：通過在所述信號(hào)輸入端Vin施加信號(hào)電壓，同時(shí)在所述脈沖輸入端施加零電壓，使得所述的憶阻器低通濾波電路正常工作，信號(hào)輸出端Vo正常輸出；

S12：通過給脈沖輸入端施加正向脈沖使得第一NMOS管和第七PMOS管導(dǎo)通，電流由脈沖輸入端PWL經(jīng)第七PMOS管、第八PMOS管從正向流經(jīng)阻變?cè)﨧后再經(jīng)第二NMOS管、第一NMOS管流到地端；從而改變了所述阻變?cè)﨧的阻值；

S13：通過給脈沖輸入端施加負(fù)向脈沖使得第三PMOS管和第六NMOS管導(dǎo)通，電流由地端經(jīng)第三PMOS管、第四PMOS管從負(fù)向流經(jīng)阻變?cè)﨧后再經(jīng)第六NMOS管、第五NMOS管留到脈沖信號(hào)的輸入端；從而改變了所述阻變?cè)﨧的阻值。

本發(fā)明還提供了一種基于憶阻器的帶寬可調(diào)的高通濾波電路，包括：阻變?cè)﨧、第一電容C、運(yùn)算放大器A、第一NMOS管M1、第二NMOS管M2、第三PMOS管M3和第四PMOS管M4；所述阻變?cè)﨧的正極接地，所述阻變?cè)﨧的負(fù)極與所述運(yùn)算放大器A的正向輸入端相連；所述第一電容C的一端作為信號(hào)輸入端Vin，所述第一電容C的另一端與所述阻變?cè)﨧的負(fù)極相連；所述運(yùn)算放大器A的負(fù)向與所述運(yùn)算放大器A的輸出端相連構(gòu)成電壓跟隨器，所述運(yùn)算放大器A的輸出端作為信號(hào)輸出端Vout；所述第一NMOS管M1的漏極與所述第二NMOS管M2的源極相連，所述第一NMOS管M1的柵極接地，所述第一NMOS管M1的源極與其襯底相連并與脈沖輸入端PWL相連；所述第二NMOS管M2的漏極與所述第二NMOS管M2的柵極相連并與阻變?cè)﨧的負(fù)極相連，所述第二NMOS管M2的源極與其襯底相連；所述第三PMOS管M3的漏極與所述第四PMOS管M4的源極相連，所述第三PMOS管M3的柵極接地，所述第三PMOS管M3的源極與其襯底相連并與脈沖輸入端PWL相連；所述第四PMOS管M4的漏極與所述第四PMOS管M4的柵極相連并與所述阻變?cè)﨧的正極相連，所述第四PMOS管M4的源極與其襯底相連。

更進(jìn)一步地，所述第二NMOS管、第四PMOS管可替換為二極管；所述第一NMOS管、第三PMOS管可替換為壓控開關(guān)。

更進(jìn)一步地，所述阻變?cè)﨧為具有閾值電壓特性的憶阻器，信號(hào)輸入端Vin輸入信號(hào)當(dāng)脈沖輸入端PWL為零時(shí)，憶阻器工作在模擬工作模式，其兩端的電壓差介于正向閾值電壓Vtp和負(fù)向閾值電壓Vtn之間，憶阻器的阻值不會(huì)發(fā)生改變；當(dāng)脈沖輸入端PWL輸入脈沖時(shí)，憶阻器工作在編程工作模式，通過脈沖對(duì)其阻值進(jìn)行編程操作。

所述憶阻器正極是指從正極施加大于正向閾值電壓Vtp的電壓會(huì)使憶阻器從高阻狀態(tài)轉(zhuǎn)變成低阻狀態(tài)；所述憶阻器的負(fù)極是指從負(fù)極施加小于負(fù)向閾值電壓Vtn的電壓會(huì)使憶阻器從低阻狀態(tài)轉(zhuǎn)變成高阻狀態(tài)。

更進(jìn)一步地，所述高通濾波電路的特征角頻率特征頻率其中R為憶阻器的阻值，C為第一電容C的電容值。

通過給所述脈沖輸入端PWL施加脈沖使得阻變?cè)﨧的阻值發(fā)生改變的同時(shí)，也使得所述電路的特征角頻率以及特征頻率發(fā)生改變，從而使得濾波電路的帶寬發(fā)生改變，進(jìn)而實(shí)現(xiàn)帶寬可調(diào)。

本發(fā)明還提供了一種基于上述的高通濾波電路的操作方法，包括以下步驟：

S11：通過在所述信號(hào)輸入端Vin施加信號(hào)電壓，同時(shí)在所述脈沖輸入端施加零電壓，使得所述的憶阻器高通濾波電路正常工作，信號(hào)輸出端Vo正常輸出；

S12：通過給脈沖輸入端施加正向脈沖使得第三PMOS管導(dǎo)通，電流由脈沖輸入端PWL經(jīng)第三PMOS管、第四PMOS管從負(fù)向流經(jīng)阻變?cè)﨧后流到地端；從而改變了所述阻變?cè)﨧的阻值；

S13：通過給脈沖輸入端施加負(fù)向脈沖使得第一NMOS管導(dǎo)通，電流由地端從正向流經(jīng)阻變?cè)﨧后再經(jīng)第二NMOS管、第一NMOS管留到脈沖信號(hào)的輸入端；從而改變了所述阻變?cè)﨧的阻值。

通過本發(fā)明所構(gòu)思的以上技術(shù)方案，與傳統(tǒng)技術(shù)相比，由于使用了憶阻器代替電阻陣列，而憶阻器是一個(gè)兩端器件，結(jié)構(gòu)簡(jiǎn)單且尺寸僅在納米尺度，擦寫速度快，能夠獲得體積小、耗散功率低、開關(guān)速度快的有益效果；由于利用了MOS管搭建編程電路，與現(xiàn)有的CMOS技術(shù)兼容，能夠獲得集成度高以及編程操作簡(jiǎn)單的有益效果。

通過本發(fā)明所構(gòu)思的以上技術(shù)方案，與現(xiàn)有技術(shù)相比，由于借鑒了傳統(tǒng)有源濾波電路，該電路的特征頻率和帶寬都是可以通過公式得出的，能夠取得濾波指標(biāo)得到量化的有益效果；由于引入了編程電路，通過脈沖電壓對(duì)憶阻器的阻值進(jìn)行編程，使其對(duì)小信號(hào)電路同樣適用，能夠取得拓寬應(yīng)用范圍的有益效果；由于利用了憶阻器閾值電壓的特性，通過編程電路將憶阻器的工作模式劃分為模擬工作模式和編程工作模式，消除了信號(hào)本身對(duì)憶阻器阻值的影響，能夠取得濾波電路濾波性能得到改善的有益效果；由于利用了脈沖電壓對(duì)憶阻器的阻值進(jìn)行編程，憶阻器阻值的改變也使得濾波電路的特征角頻率以及特征頻率發(fā)生改變，從而使得濾波電路的帶寬發(fā)生改變，進(jìn)而能夠?qū)崿F(xiàn)帶寬可調(diào)的有益效果。

附圖說明

圖1為憶阻器的伏安特性曲線示意圖；

圖2為本發(fā)明基于憶阻器的帶寬可調(diào)的低通濾波電路；

圖3為本發(fā)明基于憶阻器的帶寬可調(diào)的高通濾波電路；

圖4為低通濾波電路的頻率響應(yīng)圖；

圖5為高通濾波電路的頻率響應(yīng)圖；

具體實(shí)施方式

為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì)本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。

本發(fā)明提供了一種基于憶阻器的帶寬可調(diào)的低通濾波電路，包括：阻變?cè)﨧、電容C1、運(yùn)算放大器A、第一NMOS管、第二NMOS管、第三PMOS管、第四PMOS管、第五NMOS管、第六NMOS管、第七PMOS管、第八PMOS管；所述阻變?cè)﨧的一端作為與外部電路連接的信號(hào)輸入端Vin，其另一端與運(yùn)算放大器的正向輸入端相連；所述電容C1一端與運(yùn)算放大器A的正向輸入端相連，另一端接地；所述運(yùn)算放大器A的負(fù)向輸入端與其輸出端相連構(gòu)成電壓跟隨器，其輸出端作為與外部電路連接的信號(hào)輸出端Vo。

在本發(fā)明實(shí)施例中，第一NMOS管的漏極與第二NMOS管的源極相連，其柵極與脈沖輸入端相連，其源極與襯底相連并接地；所述第二NMOS管的漏極與其柵極相連并與阻變?cè)呢?fù)極相連，其源極與其襯底相連并與第一NMOS管的漏極相連；所述第三PMOS管的漏極與第四PMOS管的源極相連，其柵極與脈沖輸入端相連，其源極與襯底相連并接地；所述第四PMOS管的漏極與其柵極相連并與阻變?cè)呢?fù)極相連，其源極與其襯底相連并與第三PMOS管的漏極相連；所述第五NMOS管的漏極與第六NMOS管的源極相連，其柵極接地，其源極與其襯底相連并與脈沖輸入端相連；所述第六NMOS管的漏極與其柵極相連并與阻變?cè)恼龢O相連，其源極與其襯底相連并與第五NMOS管的漏極相連；所述第七PMOS管的漏極與第八PMOS管的源極相連，其柵極接地，其源極與其襯底相連并與脈沖輸入端相連；所述第八PMOS管的漏極與其柵極相連并于阻變?cè)恼龢O相連，其源極與其襯底相連并與第七PMOS管的漏極相連。

在本發(fā)明實(shí)施例中，阻變?cè)﨧為磁阻隨機(jī)存儲(chǔ)器、阻變存儲(chǔ)器、相變存儲(chǔ)器或鐵電隨機(jī)存儲(chǔ)器，存儲(chǔ)器采用具有兩種穩(wěn)定狀態(tài)的物理器件來存儲(chǔ)信息，這兩種穩(wěn)定狀態(tài)就可以分別用來表示計(jì)算機(jī)二進(jìn)制運(yùn)算中的“0”和“1”，雖然原理不同，但阻變?cè)季哂袃煞N穩(wěn)定的狀態(tài)。阻變存儲(chǔ)器具有非易失性、可重復(fù)擦寫、速度快等眾多優(yōu)點(diǎn)，其基本結(jié)構(gòu)簡(jiǎn)單，介質(zhì)層選材范圍廣泛，存儲(chǔ)密度遠(yuǎn)高于現(xiàn)有各類存儲(chǔ)器的密度。

在本發(fā)明實(shí)施例中，阻變?cè)﨧為憶阻器，通常來說，憶阻器是一個(gè)兩端器件，結(jié)構(gòu)簡(jiǎn)單且器件尺寸僅在納米尺度，具有高的集成度。另外，憶阻器是一種非易失性器件，還具有擦寫速度快、存儲(chǔ)密度高、重復(fù)擦寫次數(shù)高以及功耗低等優(yōu)點(diǎn)。

所述憶阻器處于模擬工作模式時(shí)，所述脈沖輸入端PWL接零電壓，憶阻器兩端的電壓差在正向閾值電壓Vtp和負(fù)向閾值電壓Vtn之間，其阻值不發(fā)生改變。所述憶阻器處于編程工作模式時(shí)，所述脈沖輸入端PWL施加脈沖對(duì)憶阻器阻值進(jìn)行編程操作。所述憶阻器正極是指從正極施加大于正向閾值電壓Vtp的電壓會(huì)使憶阻器從高阻狀態(tài)轉(zhuǎn)變成低阻狀態(tài)；所述憶阻器的負(fù)極是指從負(fù)極施加小于負(fù)向閾值電壓Vtn的電壓會(huì)使憶阻器從低阻狀態(tài)轉(zhuǎn)變成高阻狀態(tài)。

在本發(fā)明實(shí)施例中，低通濾波電路的特征角頻率特征頻率特征頻率也被稱為截止頻率，其中R為憶阻器的阻值，C為第一電容C1的電容值。通過給所述脈沖輸入端PWL施加脈沖使得阻變?cè)﨧的阻值發(fā)生改變的同時(shí)，也使得所述電路的特征角頻率以及特征頻率發(fā)生改變，從而使得濾波電路的帶寬發(fā)生改變，進(jìn)而實(shí)現(xiàn)帶寬可調(diào)。

基于憶阻器的帶寬可調(diào)的低通濾波電路的操作方法包括以下幾個(gè)步驟：S11：通過在所述信號(hào)輸入端Vin施加信號(hào)電壓，同時(shí)在所述脈沖輸入端施加零電壓，使得所述的憶阻器低通濾波電路正常工作，信號(hào)輸出端Vo正常輸出；S12：通過給脈沖輸入端施加正向脈沖使得第一NMOS管和第七PMOS管導(dǎo)通，電流由脈沖輸入端PWL經(jīng)第七PMOS管、第八PMOS管從正向流經(jīng)阻變?cè)﨧后再經(jīng)第二NMOS管、第一NMOS管流到地端；從而改變了所述阻變?cè)﨧的阻值；S13：通過給脈沖輸入端施加負(fù)向脈沖使得第三PMOS管和第六NMOS管導(dǎo)通，電流由地端經(jīng)第三PMOS管、第四PMOS管從負(fù)向流經(jīng)阻變?cè)﨧后再經(jīng)第六NMOS管、第五NMOS管留到脈沖信號(hào)的輸入端；從而改變了所述阻變?cè)﨧的阻值。

本發(fā)明提供了一種基于憶阻器的帶寬可調(diào)的高通濾波電路，包括阻變?cè)﨧、電容C1、運(yùn)算放大器A、第一NMOS管、第二NMOS管、第三PMOS管、第四PMOS管；所述阻變?cè)﨧的一端與運(yùn)算放大器A的正向輸入端相連，其另一端接地；所述電容C1一端作為與外部電路連接的信號(hào)輸入端Vin，其另一端與運(yùn)算放大器的正向輸入端相連；所述運(yùn)算放大器A的負(fù)向輸入端與其輸出端相連構(gòu)成電壓跟隨器，其輸出端作為與外部電路連接的信號(hào)輸出端Vo。

在本發(fā)明實(shí)施例中，第一NMOS管的漏極與第二NMOS管的源極相連，其柵極接地，其源極與其襯底相連并與脈沖輸入端相連；所述第二NMOS管的漏極與其柵極相連并與阻變?cè)呢?fù)極相連，其源極與其襯底相連并與第一NMOS管的漏極相連；所述第三PMOS管的漏極與第四PMOS管的源極相連，其柵極接地，其源極與其襯底相連并與脈沖輸入端相連；所述第四PMOS管的漏極與其柵極相連并于阻變?cè)恼龢O相連，其源極與其襯底相連并與第三PMOS管的漏極相連

在本發(fā)明實(shí)施例中，阻變?cè)﨧為磁阻隨機(jī)存儲(chǔ)器、阻變存儲(chǔ)器、相變存儲(chǔ)器或鐵電隨機(jī)存儲(chǔ)器，存儲(chǔ)器采用具有兩種穩(wěn)定狀態(tài)的物理器件來存儲(chǔ)信息，這兩種穩(wěn)定狀態(tài)就可以分別用來表示計(jì)算機(jī)二進(jìn)制運(yùn)算中的“0”和“1”，雖然原理不同，但阻變?cè)季哂袃煞N穩(wěn)定的狀態(tài)。阻變存儲(chǔ)器具有非易失性、可重復(fù)擦寫、速度快等眾多優(yōu)點(diǎn)，其基本結(jié)構(gòu)簡(jiǎn)單，介質(zhì)層選材范圍廣泛，存儲(chǔ)密度遠(yuǎn)高于現(xiàn)有各類存儲(chǔ)器的密度。

在本發(fā)明實(shí)施例中，阻變?cè)﨧為憶阻器，通常來說，憶阻器是一個(gè)兩端器件，結(jié)構(gòu)簡(jiǎn)單且器件尺寸僅在納米尺度，具有高的集成度。另外，憶阻器是一種非易失性器件，還具有擦寫速度快、存儲(chǔ)密度高、重復(fù)擦寫次數(shù)高以及功耗低等優(yōu)點(diǎn)。

憶阻器處于模擬工作模式時(shí)，所述脈沖輸入端PWL接零電壓，憶阻器兩端的電壓差在正向閾值電壓Vtp和負(fù)向閾值電壓Vtn之間，其阻值不發(fā)生改變。所述憶阻器處于編程工作模式時(shí)，所述脈沖輸入端PWL施加脈沖對(duì)憶阻器阻值進(jìn)行編程操作。所述憶阻器正極是指從正極施加大于正向閾值電壓Vtp的電壓會(huì)使憶阻器從高阻狀態(tài)轉(zhuǎn)變成低阻狀態(tài)；所述憶阻器的負(fù)極是指從負(fù)極施加小于負(fù)向閾值電壓Vtn的電壓會(huì)使憶阻器從低阻狀態(tài)轉(zhuǎn)變成高阻狀態(tài)。

在本發(fā)明實(shí)施例中，高通濾波電路的特征角頻率特征頻率特征頻率也被稱為截止頻率，其中R為憶阻器的阻值，C為第一電容C1的電容值。通過給所述脈沖輸入端PWL施加脈沖使得阻變?cè)﨧的阻值發(fā)生改變的同時(shí)，也使得所述電路的特征角頻率以及特征頻率發(fā)生改變，從而使得濾波電路的帶寬發(fā)生改變，進(jìn)而實(shí)現(xiàn)帶寬可調(diào)。

基于憶阻器的帶寬可調(diào)的高通濾波電路的操作方法包括以下幾個(gè)步驟：S11:通過在所述信號(hào)輸入端Vin施加信號(hào)電壓，同時(shí)在所述脈沖輸入端施加零電壓，使得所述的憶阻器高通濾波電路正常工作，信號(hào)輸出端Vo正常輸出。S12：通過給脈沖輸入端施加正向脈沖使得第三PMOS管導(dǎo)通，電流由脈沖輸入端PWL經(jīng)第三PMOS管、第四PMOS管從負(fù)向流經(jīng)阻變?cè)﨧后流到地端；從而改變了所述阻變?cè)﨧的阻值。S13:通過給脈沖輸入端施加負(fù)向脈沖使得第一NMOS管導(dǎo)通，電流由地端從正向流經(jīng)阻變?cè)﨧后再經(jīng)第二NMOS管、第一NMOS管留到脈沖信號(hào)的輸入端；從而改變了所述阻變?cè)﨧的阻值。

本發(fā)明提出了一種基于憶阻器的帶寬可調(diào)的低通、高通濾波電路。通過利用憶阻器代替?zhèn)鹘y(tǒng)模擬電路中的電阻陣列，利用憶阻器的閾值電壓特性將憶阻器的工作模式劃分為模擬工作模式以及編程工作模式，利用MOS管來對(duì)憶阻器進(jìn)行編程操作進(jìn)而改變其阻值，對(duì)傳統(tǒng)模擬濾波電路以及已經(jīng)提出的基于憶阻器件的濾波電路進(jìn)行了革新，實(shí)現(xiàn)了濾波電路的帶寬可調(diào)，具備有源濾波電路輸入阻抗低、輸出阻抗高的優(yōu)勢(shì)同時(shí)具備編程電路占用體積小、集成度高、功耗低以及操作簡(jiǎn)單的優(yōu)勢(shì)，適用于對(duì)信號(hào)的濾波處理。通過所述低通、高通濾波電路的組合還可以構(gòu)造出帶通、帶阻濾波電路，同時(shí)濾波電路對(duì)性能要求更高的高階濾波電路具有啟示作用。

為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì)本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。

圖1示出了單個(gè)具有閾值電壓特性憶阻元件M的伏安特性示意圖。從圖中可以看出，當(dāng)憶阻元件M兩端電壓差大于正向閾值電壓Vtp時(shí)，其阻值會(huì)減小；當(dāng)憶阻元件M兩端電壓差小于負(fù)向閾值電壓Vtn時(shí)，其阻值會(huì)增大；當(dāng)憶阻元件M兩端電壓差介于正向閾值電壓Vtp和負(fù)向閾值電壓Vtn之間時(shí)，其阻值不會(huì)發(fā)生改變。當(dāng)阻變?cè)﨧確定之后，正向閾值電壓Vtp和負(fù)向閾值電壓Vtn就也確定了。當(dāng)阻變?cè)哂虚撝惦妷禾匦?，即存在正向閾值電壓Vtp和負(fù)向閾值電壓Vtn時(shí)，阻變?cè)墓ぷ鳡顟B(tài)就可以被劃分為模擬工作模式和編程工作模式。

圖2示出了本發(fā)明基于閾值電壓特性憶阻器低通濾波電路的電路結(jié)構(gòu)圖。如圖2中所示，該電路包括阻變?cè)﨧、電容C1、運(yùn)算放大器A、第一NMOS管、第二NMOS管、第三PMOS管、第四PMOS管、第五NMOS管、第六NMOS管、第七PMOS管、第八PMOS管。

阻變?cè)﨧的一端作為與外部電路連接的信號(hào)輸入端Vin，其另一端與運(yùn)算放大器的正向輸入端相連；所述電容C1一端與運(yùn)算放大器A的正向輸入端相連，另一端接地；所述運(yùn)算放大器A的負(fù)向輸入端與其輸出端相連構(gòu)成電壓跟隨器，其輸出端作為與外部電路連接的信號(hào)輸出端Vo；所述第一NMOS管的漏極與第二NMOS管的源極相連，其柵極與脈沖輸入端相連，其源極與襯底相連并接地；所述第二NMOS管的漏極與其柵極相連并與阻變?cè)呢?fù)極相連，其源極與其襯底相連并與第一NMOS管的漏極相連；所述第三PMOS管的漏極與第四PMOS管的源極相連，其柵極與脈沖輸入端相連，其源極與襯底相連并接地；所述第四PMOS管的漏極與其柵極相連并與阻變?cè)呢?fù)極相連，其源極與其襯底相連并與第三PMOS管的漏極相連；所述第五NMOS管的漏極與第六NMOS管的源極相連，其柵極接地，其源極與其襯底相連并與脈沖輸入端相連；所述第六NMOS管的漏極與其柵極相連并與阻變?cè)恼龢O相連，其源極與其襯底相連并與第五NMOS管的漏極相連；所述第七PMOS管的漏極與第八PMOS管的源極相連，其柵極接地，其源極與其襯底相連并與脈沖輸入端相連；所述第八PMOS管的漏極與其柵極相連并于阻變?cè)恼龢O相連，其源極與其襯底相連并與第七PMOS管的漏極相連。

憶阻器處于模擬工作模式時(shí)，所述脈沖輸入端PWL接零電壓，憶阻器兩端的電壓差在正向閾值電壓Vtp和負(fù)向閾值電壓Vtn之間，其阻值不發(fā)生改變。所述憶阻器處于編程工作模式時(shí)，所述脈沖輸入端PWL施加脈沖對(duì)憶阻器阻值進(jìn)行編程操作。所述憶阻器正極是指從正極施加大于正向閾值電壓Vtp的電壓會(huì)使憶阻器從高阻狀態(tài)轉(zhuǎn)變成低阻狀態(tài)；所述憶阻器的負(fù)極是指從負(fù)極施加小于負(fù)向閾值電壓Vtn的電壓會(huì)使憶阻器從低阻狀態(tài)轉(zhuǎn)變成高阻狀態(tài)。

基于憶阻器的帶寬可調(diào)的低通濾波電路的操作方法包括以下幾個(gè)步驟：

S11：通過在所述信號(hào)輸入端Vin施加信號(hào)電壓，同時(shí)在所述脈沖輸入端施加零電壓，使得所述的憶阻器低通濾波電路正常工作，信號(hào)輸出端Vo正常輸出；

S12：通過給脈沖輸入端施加正向脈沖使得第一NMOS管和第七PMOS管導(dǎo)通，電流由脈沖輸入端PWL經(jīng)第七PMOS管、第八PMOS管從正向流經(jīng)阻變?cè)﨧后再經(jīng)第二NMOS管、第一NMOS管流到地端；從而改變了所述阻變?cè)﨧的阻值；

S13：通過給脈沖輸入端施加負(fù)向脈沖使得第三PMOS管和第六NMOS管導(dǎo)通，電流由地端經(jīng)第三PMOS管、第四PMOS管從負(fù)向流經(jīng)阻變?cè)﨧后再經(jīng)第六NMOS管、第五NMOS管留到脈沖信號(hào)的輸入端；從而改變了所述阻變?cè)﨧的阻值。

圖3示出了本發(fā)明基于閾值電壓特性憶阻器高通濾波電路的電路結(jié)構(gòu)圖。如圖4中所示，該電路包括阻變?cè)﨧、第一電容C1以及運(yùn)算放大器A，還包括第一NMOS管、第二NMOS管、第三PMOS管、第四PMOS管。

阻變?cè)﨧的一端與運(yùn)算放大器A的正向輸入端相連，其另一端接地；所述電容C1一端作為與外部電路連接的信號(hào)輸入端Vin，其另一端與運(yùn)算放大器的正向輸入端相連；所述運(yùn)算放大器A的負(fù)向輸入端與其輸出端相連構(gòu)成電壓跟隨器，其輸出端作為與外部電路連接的信號(hào)輸出端Vo；所述第一NMOS管的漏極與第二NMOS管的源極相連，其柵極接地，其源極與其襯底相連并與脈沖輸入端相連；所述第二NMOS管的漏極與其柵極相連并與阻變?cè)呢?fù)極相連，其源極與其襯底相連并與第一NMOS管的漏極相連；所述第三PMOS管的漏極與第四PMOS管的源極相連，其柵極接地，其源極與其襯底相連并與脈沖輸入端相連；所述第四PMOS管的漏極與其柵極相連并于阻變?cè)恼龢O相連，其源極與其襯底相連并與第三PMOS管的漏極相連。

憶阻器處于模擬工作模式時(shí)，所述脈沖輸入端PWL接零電壓，憶阻器兩端的電壓差在正向閾值電壓Vtp和負(fù)向閾值電壓Vtn之間，其阻值不發(fā)生改變。所述憶阻器處于編程工作模式時(shí)，所述脈沖輸入端PWL施加脈沖對(duì)憶阻器阻值進(jìn)行編程操作。所述憶阻器正極是指從正極施加大于正向閾值電壓Vtp的電壓會(huì)使憶阻器從高阻狀態(tài)轉(zhuǎn)變成低阻狀態(tài)；所述憶阻器的負(fù)極是指從負(fù)極施加小于負(fù)向閾值電壓Vtn的電壓會(huì)使憶阻器從低阻狀態(tài)轉(zhuǎn)變成高阻狀態(tài)。

基于憶阻器的帶寬可調(diào)的高通濾波電路的操作方法包括以下幾個(gè)步驟：

S11：通過在所述信號(hào)輸入端Vin施加信號(hào)電壓，同時(shí)在所述脈沖輸入端施加零電壓，使得所述的憶阻器高通濾波電路正常工作，信號(hào)輸出端Vo正常輸出。

S12：通過給脈沖輸入端施加正向脈沖使得第三PMOS管導(dǎo)通，電流由脈沖輸入端PWL經(jīng)第三PMOS管、第四PMOS管從負(fù)向流經(jīng)阻變?cè)﨧后流到地端；從而改變了所述阻變?cè)﨧的阻值。

S13：通過給脈沖輸入端施加負(fù)向脈沖使得第一NMOS管導(dǎo)通，電流由地端從正向流經(jīng)阻變?cè)﨧后再經(jīng)第二NMOS管、第一NMOS管留到脈沖信號(hào)的輸入端；從而改變了所述阻變?cè)﨧的阻值。

圖4示出了低通濾波電路的頻率響應(yīng)圖。所述低通濾波電路的特征角頻率特征頻率特征頻率也被稱為截止頻率，其中R為憶阻器的阻值，C為第一電容C1的電容值。通過給所述脈沖輸入端PWL施加脈沖使得阻變?cè)﨧的阻值發(fā)生改變的同時(shí)，也使得所述電路的特征角頻率以及特征頻率發(fā)生改變，從而使得濾波電路的帶寬發(fā)生改變，進(jìn)而實(shí)現(xiàn)帶寬可調(diào)。

圖5示出了高通濾波電路的頻率響應(yīng)圖。所述高通濾波電路的特征角頻率特征頻率特征頻率也被稱為截止頻率，其中R為憶阻器的阻值，C為第一電容C1的電容值。通過給所述脈沖輸入端PWL施加脈沖使得阻變?cè)﨧的阻值發(fā)生改變的同時(shí)，也使得所述電路的特征角頻率以及特征頻率發(fā)生改變，從而使得濾波電路的帶寬發(fā)生改變，進(jìn)而實(shí)現(xiàn)帶寬可調(diào)。

本領(lǐng)域的技術(shù)人員容易理解，以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。