本發(fā)明涉及一種具有檢測與基板的焊接結(jié)合部的焊接不良、損傷、惡化、插座的接觸不良的功能的電子部件。并且，本發(fā)明涉及安裝上述電子部件的印刷基板。

背景技術(shù)：

本發(fā)明涉及一種具有檢測與基板的焊接結(jié)合部的焊接不良、損傷、惡化、插座的接觸不良的功能的電子部件。并且，本發(fā)明涉及安裝上述電子部件的印刷基板。

已知安裝在印刷基板上的BGA(Ball Grid Array球柵陣列)、LGA(Land Grid Array柵格陣列)、CSP(Chip Size Package芯片級封裝)等封裝的電子部件在產(chǎn)生了溫度應(yīng)力或振動/沖擊、基板的彎曲等情況下，具有向電子部件的角部端子及其周邊的端子施加大的應(yīng)力的傾向。如果長期且持續(xù)地施加這種物理的應(yīng)力，則不久在電子部件的角部端子的焊接結(jié)合部產(chǎn)生斷裂。如果電子部件的端子斷裂，則有可能系統(tǒng)關(guān)機，尋求某種對策。

作為最簡單的對策，一般已知以下的方法：使角部的端子或其周邊的端子為存在多個的GND端子或電源端子，從而即使斷裂也不會立即成為誤動作。

另外，作為檢測電子部件的端子的接觸不良的方法，公開了以下方法(日本特開平10-011558號公報)：在外部連接上拉電阻的端子中，在部件內(nèi)部通過具有更大的導通電阻的晶體管進行下拉，根據(jù)內(nèi)部端子的電位進行接觸不良的判定。在此，檢查對象的端子不是檢測用虛擬端子，而是假設(shè)例如在系統(tǒng)動作中實際使用的重置端子。

另外，公開了以下的方法：使用在電子部件內(nèi)部被上拉的端子，在IC中檢測端子的焊接不良(日本特開平07-218582號公報)。檢測電路被配置在電子部件外部的基板上。

但是，將電子部件的角部端子周邊分配為存在多個的GND端子或電源端 子。即使斷裂也不會直接對系統(tǒng)動作造成影響，由此能夠防止角部端子斷裂時的系統(tǒng)關(guān)機，但是，沒有知曉發(fā)生了斷裂的技術(shù)。并且，當進一步遭受應(yīng)力而使惡化持續(xù)加深時，在角部端子以外的端子也產(chǎn)生斷裂，有可能系統(tǒng)關(guān)機。

另外，在日本特開平10-011558號公報所公開的方法中，外部需要部件，通過上拉電阻驅(qū)動外部端子，因此阻抗變高，在FA環(huán)境等中，有可能受到噪聲的影響而進行誤動作。并且，在日本特開平07-218582號公報所公開的方法中，需要在外部設(shè)置檢測電路，成本升高。

技術(shù)實現(xiàn)要素：

因此，本發(fā)明是鑒于上述情況而提出的，其目的在于提供一種不需要外部電路，具備從初始階段檢測電子部件和印刷基板的焊接結(jié)合部的接觸不良的功能的電子部件、印刷基板。

本發(fā)明的電子部件在封裝的背面配置多個端子，該電子部件被安裝在印刷基板上，上述電子部件具備檢測端子，該檢測端子是上述多個端子中的一部分端子，在上述電子部件的外部與GND連接，上述檢測端子在上述電子部件內(nèi)部與輸入緩沖器的輸入端子以及電阻的一端連接，上述電阻的另一端與電源連接，上述輸入緩沖器輸出通過預定的閾值將輸入到上述輸入緩沖器的電壓電平進行二值化后的第一二值信號。

另外，本發(fā)明的電子部件在封裝的背面配置多個端子，該電子部件被安裝在印刷基板上，上述電子部件具備檢測端子，該檢測端子是上述多個端子中的一部分端子，在上述電子部件的外部與電源連接，上述檢測端子在上述電子部件內(nèi)部與輸入緩沖器的輸入端子以及電阻的一端連接，上述電阻的另一端與GND連接，上述輸入緩沖器輸出通過預定的閾值將輸入到上述輸入緩沖器的電壓電平進行二值化后的第一二值信號。

另外，上述電子部件還具備輸入上述輸入緩沖器所輸出的上述第一二值信號的鎖存電路，上述鎖存電路輸出第二二值信號，在從上述輸入緩沖器輸入的上述第一二值信號是第一電平的期間作為上述第二二值信號輸出上述第一電平，在上述輸入緩沖器輸出的上述第一二值信號暫且進行第二電平的輸出之后維持上述鎖存電路的上述第二電平的輸出。

上述電子部件具備重置輸入端子，在從上述重置輸入端子輸入了重置信號 的情況下，將上述鎖存電路初始化。

安裝上述電子部件的印刷基板的特征為焊接上述電子部件的上述檢測端子的焊盤中的至少一個焊盤相對于焊接上述電子部件的其他端子的焊盤面積或形狀不同。通過本發(fā)明，在印刷基板的安裝電子部件的元件封裝(footprint)中，通過例如減小檢測端子的焊盤的大小或者改變形狀，使其與其他的信號端子相比更容易惡化，可以在其他的信號端子中發(fā)生接觸不良之前知曉對于部件的應(yīng)力。

通過本發(fā)明，能夠提供一種不需要外部電路，具備能夠從初始階段檢測電子部件和印刷基板的焊接結(jié)合部的接觸不良的功能的電子部件以及印刷基板。

附圖說明

通過參照附圖以下對實施例進行說明，本發(fā)明的上述以及其他的目的、特征會變得明確。在這些附圖中：

圖1表示作為BGA在電子部件的底面排列有多個端子。

圖2A表示在電子部件的底面的檢測端子的配置例(之一)。

圖2B表示在電子部件的底面的檢測端子的配置例(之二)。

圖2C表示在電子部件的底面的檢測端子的配置例(之三)。

圖2D表示在電子部件的底面的檢測端子的配置例(之四)。

圖2E表示在電子部件的底面的檢測端子的配置例(之五)。

圖2F表示在電子部件的底面的檢測端子的配置例(之六)。

圖3A表示本發(fā)明實施方式1的檢測電路的結(jié)構(gòu)，表示沒有發(fā)生檢測端子和焊盤的結(jié)合斷裂的狀態(tài)。

圖3B表示本發(fā)明的實施方式1的檢測電路的結(jié)構(gòu)，表示發(fā)生了檢測端子和焊盤的結(jié)合剝落這樣的斷裂的狀態(tài)。

圖3C是表示設(shè)置了焊盤的印刷基板的示意圖。

圖4A是表示本發(fā)明實施方式1的檢測電路的其他結(jié)構(gòu)的圖，表示沒有發(fā)生檢測端子和焊盤的結(jié)合斷裂的狀態(tài)。

圖4B是表示本發(fā)明實施方式1的檢測電路的其他結(jié)構(gòu)的圖，表示發(fā)生了檢測端子和焊盤的結(jié)合剝落這樣的斷裂的狀態(tài)。

圖5A是表示本發(fā)明實施方式2的檢測電路的其他結(jié)構(gòu)的圖，表示沒有發(fā) 生檢測端子和焊盤的結(jié)合斷裂的狀態(tài)。

圖5B是表示本發(fā)明實施方式2的檢測電路的其他結(jié)構(gòu)的圖，表示發(fā)生了檢測端子和焊盤的結(jié)合剝落這樣的斷裂的狀態(tài)。

圖6表示當即使一瞬間輸入了1時保持1的鎖存電路的例1。

圖7表示當即使一瞬間輸入了1時保持1的鎖存電路的例2。

圖8表示當即使一瞬間輸入了0時保持0的鎖存電路的例3。

圖9表示當即使一瞬間輸入了0時保持0的鎖存電路的例4。

圖10A表示印刷基板的元件封裝(footprint)的例子，表示焊接檢測端子的焊盤的尺寸比連接其他端子的焊盤的尺寸小。

圖10B表示印刷基板的元件封裝的例子，表示階段性地改變焊盤的尺寸的實施方式。

具體實施方式

以下，與附圖一起說明本發(fā)明的實施方式。在不同的實施方式中使用相同的標記來說明具有類似功能的結(jié)構(gòu)。

<實施方式1>

使用圖1、圖2A、圖2B、圖2C、圖2D來說明用于實施本發(fā)明的第一實施方式。圖1表示BGA即在電子部件1的封裝背面(底面)排列有多個端子2。電子部件1是BGA、LGA、CSP等封裝的部件。

當電子部件1是BGA時，將端子2構(gòu)成為向在封裝底面格狀排列的端子以半球狀形成的電極(隆起物)。以下，關(guān)于端子將半球狀形成的電極簡單地稱為端子2。在印刷基板11上設(shè)置焊盤9。將電子部件1的各個端子2焊接在設(shè)置在印刷基板11上的焊盤9上，從而將電子部件1安裝在印刷基板11上。焊盤9的形狀是圓形，但也可以是其他形狀。

將電子部件1的端子2中的一部分端子作為用于檢測與安裝電子部件1的印刷基板的接觸不良的檢測端子3使用?？稍陔娮硬考?上設(shè)置的多個端子2中的任意場所放置任意個數(shù)的檢測端子3。如圖2A～圖2F所示，希望將檢測端子3配置在電子部件1的底面上格狀排列的多個端子2中的角部的端子2。其原因在于，角部的端子2比配置在其他部位的端子2更容易因振動或沖擊而惡化從而損壞。并且，通過在外圍以外的端子2，例如在電子部件1的中央部 也設(shè)置檢測端子3，從而還能夠檢測難以目視檢查的位置的端子2的接觸不良(特別是制造時的安裝不良)。

圖2A中在4個角部分別將一個端子用作檢測端子3。圖2B中在4個角部分別將3個端子2用作檢測端子3。圖2C中在4個角部和中央部分別將一個端子用作檢測端子3。圖2D中在4個角部分別將3個端子2用作檢測端子3，并且在中央部將一個端子2用作檢測端子3。圖2E中在4個角部分別將一個端子用作檢測端子3，并且將難以目視檢查的內(nèi)側(cè)的5個端子用作檢測端子3。圖2F中在4個角部分別將3個端子用作檢測端子3，并且將難以目視檢查的內(nèi)側(cè)的5個端子2用作檢測端子3。

從檢測印刷基板11制造時的電子部件1的安裝不良的觀點出發(fā)，不僅將角部的端子2還將內(nèi)側(cè)的端子設(shè)為檢測端子3是有效的。內(nèi)側(cè)端子的連接狀態(tài)難以通過目視來確認，但是通過本發(fā)明的方法，能夠不追加成本且容易地檢測安裝不良。既存在將電子部件1直接焊接在印刷基板11上的情況，也存在經(jīng)由插座等進行安裝的情況。

圖3表示本發(fā)明實施方式1的檢測電路的結(jié)構(gòu)。圖3A表示沒有發(fā)生檢測端子3和焊盤9的結(jié)合斷裂的狀態(tài)。圖3B表示發(fā)生了檢測端子3和焊盤9的結(jié)合剝落這樣的斷裂的狀態(tài)。圖3C是表示設(shè)置了焊盤9的印刷基板11的示意圖。

檢測端子3在印刷基板11上被焊接在焊盤9上，直接或經(jīng)由電阻(未圖示)與GND10電氣連接。另外，檢測端子3在電子部件1的內(nèi)部與在輸入端子6連接有電阻5的輸入緩沖器7連接，電阻5的另一端與電源4連接。電阻5是上拉用電阻。該電源4是用于向電子部件1內(nèi)部的電路供電的電源。電源4的電壓例如為5V、3.3V、2.5V、1.8V、1.5V、1V等。

輸入緩沖器7將預定的電壓的閾值和輸入給輸入緩沖器7的電壓電平進行比較，如果向輸入緩沖器7的輸入電壓比閾值低則向OUTPUT(輸出)8輸出0(或者1)，如果比閾值高則向OUTPUT8輸出1(或者0)。即，根據(jù)向輸入緩沖器7輸入的電壓電平來輸出二值信號。這時，如果電子部件1和印刷基板11(焊盤9)之間的連接正常則輸出為0(或者1)，如果從OUTPUT8輸出1(或者0)則能夠判定為異常。

另外，在FPGA或門陣列、單元基IC(cell base IC)這樣的電子部件的開發(fā)中，這種帶有內(nèi)部上拉的輸入緩沖器或雙向緩沖器大多能夠作為由半導體制造商提供的標準I/O單元而選擇。因此在FPGA或門陣列、單元基IC等電子部件中，通常能夠不追加成本且容易地裝入圖3A、圖3B所示的安裝不良檢測電路。

圖4A、圖4B是表示本發(fā)明實施方式1的檢測電路的其他結(jié)構(gòu)的圖。圖4A表示沒有發(fā)生檢測端子3和焊盤9的結(jié)合斷裂的狀態(tài)。圖4B表示發(fā)生了檢測端子3和焊盤9的結(jié)合剝落這樣的斷裂的狀態(tài)。

檢測端子3在印刷基板11上直接或經(jīng)由電阻(未圖示)與電源12連接。電源12是存在于印刷基板11上的電源，例如是5V、3.3V、2.5V、1.8V、1.5V、1V等。檢測端子3在電子部件1的內(nèi)部與在輸入端子6連接了電阻5的輸入緩沖器7連接，電阻5的另一端與GND10連接。GND10可以設(shè)置在電子部件1的外部或內(nèi)部。輸入緩沖器7將預定的電壓的閾值和輸入給輸入緩沖器7的電壓電平進行比較，如果向輸入緩沖器7的輸入電壓比閾值低則向OUTPUT8輸出0(或者1)，如果比閾值高則向OUTPUT8輸出1(或者0)。這時，如果電子部件1和印刷基板11的連接正常則為1(或者0)，如果向OUTPUT8輸出0(或者1)則能夠判定為異常。

另外，在FPGA或門陣列、單元基IC這樣的電子部件的開發(fā)中，這樣的帶有內(nèi)部上拉的輸入緩沖器或雙向緩沖器有時能夠作為由半導體制造商提供的標準I/O單元而選擇。此時，能夠不追加成本且容易地裝入圖4A、圖4B所示的安裝不良檢測電路。

<實施方式2>

本發(fā)明實施方式2的基本結(jié)構(gòu)和第一實施方式相同。圖5A、圖5B是表示本發(fā)明實施方式2的檢測電路的結(jié)構(gòu)的圖。圖5A表示沒有發(fā)生檢測端子3和焊盤9的結(jié)合斷裂的狀態(tài)。圖5B表示發(fā)生了檢測端子3和焊盤9的結(jié)合剝落這樣的斷裂的狀態(tài)。

電子部件1還具備鎖存電路13，將輸入緩存器7所輸出的第一二值信號(二值化的信號)輸入到鎖存電路13，鎖存電路13的特征為：輸出第二二值信號(二值化的信號)，在從輸入緩沖器7輸入的上述第一二值信號是第一電 平的期間，作為上述第二二值信號輸出上述第一電平，當上述第一二值信號成為第二電平時輸出上述第二電平，在暫且輸出上述第二電平后即使上述第一二值信號從上述第二電平返回到上述第一電平也繼續(xù)輸出上述第二電平。通過設(shè)置鎖存電路能夠檢測出即使一瞬間產(chǎn)生的接觸不良。

如上所述，在輸入緩沖器7的后段設(shè)置對輸入緩沖器7的輸出進行鎖存的鎖存電路。將鎖存電路13的輸出設(shè)為OUTPUT14。圖6和圖7表示當一瞬間輸入1時，保持1的鎖存電路13的例子。另外，圖8和圖9表示當一瞬間輸入0時保持0的鎖存電路13的例子。

圖6表示當一瞬間輸入1時保持1的鎖存電路的例1。在初始狀態(tài)下，鎖存電路的輸出OUTPUT是0。(在后面進行敘述，當RESET(重置)輸入為0時將鎖存電路初始化。)通常，從RESET向AND(與)門輸入1，從INPUT(輸入)向OR(或)門輸入0。OR門的輸入雙方都是0，所以O(shè)R門的輸出為0，向AND門輸入0。因此AND門的輸出為0，輸出OUTPUT為0。

在此，當從INPUT(輸入)向OR門輸入了1時，OR門的輸出成為1。因此，AND門的輸入雙方都為1，AND門的輸出為1。即，鎖存電路的輸出OUTPUT為1。之后即使來自INPUT的輸入變?yōu)?，也向OR門輸入AND門的輸出1，所以O(shè)R門的輸出仍為1。因此，AND門的輸入雙方都仍為1，AND門的輸出保持1。這樣，圖6的鎖存電路當一瞬間從INPUT輸入了1時OUTPUT成為1且保持1。

圖6的鎖存電路在RESET(重置)輸入為0時，AND門的輸出為0，OUTPUT的值被初始化為0。

圖7表示當一瞬間輸入1時保持1的鎖存電路的例2。在此，作為電路元件使用D鎖存單元。將D鎖存的Q輸出反饋給D鎖存的G控制輸入，因此當D鎖存的Q輸出暫且成為1時，即使D輸入的值發(fā)生變化，Q輸出的值也仍維持1。由此，圖7的鎖存電路當從INPUT一瞬間輸入了1時，作為OUTPUT保持1。

圖8表示當一瞬間輸入0時保持0的鎖存電路的例3。在初始狀態(tài)下，鎖存電路的輸出OUTPUT為1。(在后面進行敘述，當RESET(重置)輸入為0時將鎖存電路初始化。)通常，從RESET向NAND(與非)(B)門輸入1， 從INPUT向NAND(A)門輸入1。NAND(A)門的輸入雙方都是1，所以NAND(A)門的輸入為0，向NAND(B)門輸入0。因此NAND(B)門的輸出為1，輸出OUTPUT為1。

在此，當從INPUT(輸入)向NAND(A)門輸入0時，NAND(A)門的輸出為1。因此，NAND(B)門的輸入雙方都為1，NAND(B)門的輸出為0。即，鎖存電路的輸出OUTPUT為0。之后即使來自INPUT的輸入變?yōu)?，也向NAND(A)門輸入NAND(B)門的輸出0，所以NAND(A)門的輸出仍為1。因此NAND(B)門的輸入雙方都仍為1，NAND(B)門的輸出保持0。如此，圖8的鎖存電路當一瞬間從INPUT輸入了0時，OUTPUT成為0且保持0。

圖8的鎖存電路在RESET(重置)輸入成為0時，NAND(B)門的輸出成為1，OUTPUT輸出的值被初始化為1。

圖9表示當一瞬間輸入0時保持0的鎖存電路的例子4。在此，作為電路元件使用D鎖存單元。將D鎖存的Q輸出反饋給D鎖存的G控制輸入，因此當D鎖存的Q輸出暫且為1時，即使D輸入的值發(fā)生變化Q輸出的值也仍維持1。由此，圖9的鎖存電路當從INPUT一瞬間輸入0時作為OUTPUT保持0。

由于長時間持續(xù)產(chǎn)生的振動等，在電子部件1和印刷基板11之間的焊接結(jié)合部產(chǎn)生斷裂的情況下，考慮即使暫且產(chǎn)生斷裂，之后暫時重復接觸和非接觸的情況。因此，在輸入緩沖器7的后級設(shè)置鎖存電路13，由此如果在檢測端子3即使發(fā)生一次接觸不良的狀況，也能夠檢測出該狀況，從而能夠在初始階段確切地檢測出斷裂。由此，能夠在產(chǎn)生錯誤動作之前采取更換印刷基板11等的對策。

<實施方式3>

用于實施本發(fā)明第三實施方式的基本結(jié)構(gòu)與第一實施方式相同。電子部件的結(jié)構(gòu)為在某個的端子具備重置端子。當從外部使重置端子生效時(輸入了重置信號時)，鎖存電路被初始化。

<實施方式4>

在印刷基板11上安裝上述電子部件1。將安裝電子部件1的印刷基板11 構(gòu)成為在焊接電子部件1的檢測端子3的焊盤9中，比其他的焊盤9小(直徑小)(參照圖10(a))，從而容易產(chǎn)生斷裂。在圖10A中，焊接檢測端子3的焊盤9a的尺寸比連接其他端子2的焊盤9的尺寸小(9>9a)。

在階段性地改變了焊盤9的尺寸的情況下(參照圖10B)，能夠檢測惡化的進展度。焊盤9c比焊盤9b更早惡化。焊盤9b比焊盤9a更早惡化。雖然沒有圖示，但可以通過不改變焊盤9的面積而是改變焊盤9的形狀而容易產(chǎn)生斷裂。作為焊盤9的形狀，通過設(shè)為四邊形、三角形、多邊形或環(huán)狀物，焊接結(jié)合部的可靠性降低，還存在可促進焊接結(jié)合部的惡化加深的情況。

以上，說明了本發(fā)明的實施方式，但是本發(fā)明不限于上述的實施方式的例子，通過增加適當?shù)淖兏軌蛞云渌绞絹韺嵤?/p>