用于流水線型模數(shù)轉(zhuǎn)換器的模擬參考電平緩沖器的制造方法
【專利摘要】本發(fā)明公開(kāi)了一種用于流水線型模數(shù)轉(zhuǎn)換器的模擬參考電平緩沖器，流水線型模數(shù)轉(zhuǎn)換器的子模數(shù)轉(zhuǎn)換器的輸出電平包括3個(gè)高中低的模擬參考電平，模擬參考電平緩沖器包括三個(gè)緩沖器并分別用于對(duì)3個(gè)模擬參考電平提供緩沖。三個(gè)緩沖器都分別由折疊式共源共柵放大器和源極跟隨器組成，折疊式共源共柵放大器的一個(gè)輸入端連接對(duì)應(yīng)的模擬參考電平，折疊式共源共柵放大器的輸出端接到源極跟隨器的輸入端，源極跟隨器的輸出端反饋到折疊式共源共柵放大器的另一個(gè)輸入端。本發(fā)明能使流水線型模數(shù)轉(zhuǎn)換器的子模數(shù)轉(zhuǎn)換器的三個(gè)模擬參考電平在保持電壓基本不變的同時(shí)提高該三個(gè)模擬參考電平驅(qū)動(dòng)開(kāi)關(guān)的能力。
【專利說(shuō)明】用于流水線型模數(shù)轉(zhuǎn)換器的模擬參考電平緩沖器

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體集成電路，特別是涉及一種用于流水線型模數(shù)轉(zhuǎn)換器(ADC)的模擬參考電平緩沖器。

【背景技術(shù)】
[0002]流水線模數(shù)轉(zhuǎn)換器由于速度快、分辨率高，是目前高速高精度模數(shù)轉(zhuǎn)換器中廣泛采用的結(jié)構(gòu)。在流水線模數(shù)轉(zhuǎn)換器中，其采樣保持電路及其他后續(xù)電路中會(huì)大量使用開(kāi)關(guān)。如圖1所示，是現(xiàn)有簡(jiǎn)化的1.5-bit/stage流水線模數(shù)轉(zhuǎn)換器級(jí)模塊，現(xiàn)有ADC級(jí)模塊包括子模數(shù)轉(zhuǎn)換器模塊101，子數(shù)模轉(zhuǎn)換器模塊102和采樣保持模塊103。其中子模數(shù)轉(zhuǎn)換器模塊101包括兩個(gè)比較器104和105，以及譯碼器106，譯碼器106輸出數(shù)字信號(hào)DigitalOutput,子模數(shù)轉(zhuǎn)換器模塊101輸出數(shù)字信號(hào)Digital Output為2位數(shù)據(jù)，2位數(shù)據(jù)的有效值分別為00，01和10;11為冗余碼。子數(shù)模轉(zhuǎn)換器模塊102通過(guò)數(shù)字信號(hào)Digital Output對(duì)多路選擇器(MUX)107的選擇將數(shù)字信號(hào)Digital Output轉(zhuǎn)換為模擬信號(hào)的輸出。采樣保持模塊103通過(guò)開(kāi)關(guān)S1、S2、S3、S4和S5的控制實(shí)現(xiàn)在采樣模式和放大模式的切換，當(dāng)開(kāi)關(guān)S1、S2和S3閉合且開(kāi)關(guān)S4和S5斷開(kāi)時(shí)，采樣保持模塊103為采樣模式，采樣保持模塊103通過(guò)電容Cf和Cs對(duì)輸入模擬信號(hào)Vi進(jìn)行采樣；當(dāng)開(kāi)關(guān)S1、S2和S3斷開(kāi)且開(kāi)關(guān)S4和S5閉合時(shí)，采樣保持模塊103為放大模式，采樣保持模塊103通過(guò)對(duì)采樣得到的采樣模擬信號(hào)和子數(shù)模轉(zhuǎn)換器模塊102輸出的模擬信號(hào)相減后通過(guò)放大器108放大。
[0003]由上可以看出，其中采樣保持模塊103中使用了5個(gè)開(kāi)關(guān)，開(kāi)關(guān)SI，S2，S3控制采樣過(guò)程，S4和S5控制放大過(guò)程。在其它后續(xù)電路中也會(huì)大量使用開(kāi)關(guān)，如在實(shí)際電路中，共模反饋電路，子數(shù)模轉(zhuǎn)換器等結(jié)構(gòu)中都要通過(guò)開(kāi)關(guān)控制正常的工作時(shí)序。理想的開(kāi)關(guān)在導(dǎo)通時(shí)電阻為0，但實(shí)際中所有的開(kāi)關(guān)都會(huì)存在導(dǎo)通電阻，這相當(dāng)于模數(shù)轉(zhuǎn)換器中的電壓信號(hào)要驅(qū)動(dòng)很多的電阻負(fù)載?，F(xiàn)有流水線模數(shù)轉(zhuǎn)換器中，驅(qū)動(dòng)開(kāi)關(guān)的電壓信號(hào)很難同時(shí)具備足夠的電流來(lái)驅(qū)動(dòng)開(kāi)關(guān)，從而導(dǎo)致正常的工作時(shí)序無(wú)法維持。
[0004]如圖1所示，流水線模數(shù)轉(zhuǎn)換器中需要7個(gè)模擬參考電平，子數(shù)模轉(zhuǎn)換器102的三個(gè)輸出電平v,efp，Vcom和V,efn，1.5-bit/stage中的子模數(shù)轉(zhuǎn)換器模塊101的比較器104和105的兩個(gè)比較電平±l/4VMf，以及最后一級(jí)2-bit閃電式模數(shù)轉(zhuǎn)換器中比較器的兩個(gè)比較電平±l/2Vief。但是子模數(shù)轉(zhuǎn)換器模塊101中的兩個(gè)比較電平可以通過(guò)使比較器104和105的兩個(gè)輸入管的尺寸不對(duì)稱而內(nèi)嵌得到，閃電式模數(shù)轉(zhuǎn)換器中比較器的比較電平可以采用兩個(gè)輸入管并聯(lián)得到，因此最終只需要產(chǎn)生子數(shù)模轉(zhuǎn)換器102的的3個(gè)模擬參考電平Vrefp, Vcoffl和VMfn。只要提高上述三個(gè)參考電平的驅(qū)動(dòng)能力，就能有效驅(qū)動(dòng)流水線模數(shù)轉(zhuǎn)換器中的開(kāi)關(guān)，使電路正常工作。


【發(fā)明內(nèi)容】

[0005]本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種用于流水線型模數(shù)轉(zhuǎn)換器的模擬參考電平緩沖器，能使流水線型模數(shù)轉(zhuǎn)換器的子模數(shù)轉(zhuǎn)換器的三個(gè)模擬參考電平在保持電壓基本不變的同時(shí)提高該三個(gè)模擬參考電平驅(qū)動(dòng)開(kāi)關(guān)的能力。
[0006]為解決上述技術(shù)問(wèn)題，本發(fā)明提供一種用于流水線型模數(shù)轉(zhuǎn)換器的模擬參考電平緩沖器，流水線型模數(shù)轉(zhuǎn)換器的子模數(shù)轉(zhuǎn)換器的輸出電平包括3個(gè)模擬參考電平，第一模擬參考電平為高電平，第二模擬參考電平為共模電平，第三模擬參考電平為低電平，所述第一模擬參考電平大于所述第二模擬參考電平，所述第二模擬參考電平大于所述第三模擬參考電平；模擬參考電平緩沖器包括第一緩沖器、第二緩沖器和第三緩沖器。
[0007]所述第一緩沖器用于為所述第一模擬參考電平提供緩沖并提高所述第一模擬參考電平的驅(qū)動(dòng)能力，所述第一緩沖器包括第一折疊式共源共柵放大器和第一源極跟隨器；所述第一折疊式共源共柵放大器包括:
[0008]由第一 NMOS管和第二 NMOS管組成的共源輸入管，所述第一 NMOS管和所述第二NMOS管的源極連接并接一電流源，所述第一 NMOS管的柵極接所述第一模擬參考電平。
[0009]由第一 PMOS管和第二 PMOS管組成的共柵放大管，所述第一 PMOS管的源極連接所述第一 NMOS管的漏極,所述第二 PMOS管的源極連接所述第二 NMOS管的漏極,所述第一PMOS管和所述第二 PMOS管的柵極接相同偏置電壓，所述第二 PMOS管的漏極為所述第一折疊式共源共柵放大器的輸出端，所述第一 PMOS管和所述第二 PMOS管的源極都分別連接電流源、漏極都分別連接有源負(fù)載。
[0010]所述第一源極跟隨器包括第三PMOS管，所述第三PMOS管的柵極連接所述第二PMOS管的漏極，所述第三PMOS管的源極作為所述第一緩沖器的輸出端并輸出所述第一模擬參考電平緩沖信號(hào)，所述第三PMOS管的源極還反饋連接到所述第二 NMOS管的柵極，所述第三PMOS管的源極連接一電流源，所述第三PMOS管的漏極接地。
[0011]所述第二緩沖器用于為所述第二模擬參考電平提供緩沖并提高所述第二模擬參考電平的驅(qū)動(dòng)能力，所述第二緩沖器包括第二折疊式共源共柵放大器和第二源極跟隨器；所述第二折疊式共源共柵放大器包括:
[0012]由第三NMOS管和第四NMOS管組成的共源輸入管，所述第三NMOS管和所述第四NMOS管的源極連接并接一電流源，所述第三NMOS管的柵極接所述第二模擬參考電平。
[0013]由第四PMOS管和第五PMOS管組成的共柵放大管，所述第四PMOS管的源極連接所述第三NMOS管的漏極，所述第五PMOS管的源極連接所述第四NMOS管的漏極，所述第四PMOS管和所述第五PMOS管的柵極接相同偏置電壓，所述第五PMOS管的漏極為所述第二折疊式共源共柵放大器的輸出端，所述第四PMOS管和所述第五PMOS管的源極都分別連接電流源、漏極都分別連接有源負(fù)載。
[0014]所述第二源極跟隨器包括第五NMOS管，所述第五NMOS管的柵極連接所述第五PMOS管的漏極，所述第五NMOS管的源極作為所述第二緩沖器的輸出端并輸出所述第二模擬參考電平緩沖信號(hào)，所述第五NMOS管的源極還反饋連接到所述第四NMOS管的柵極，所述第五NMOS管的源極連接一電流源，所述第五NMOS管的漏極接電源電壓。
[0015]所述第三緩沖器用于為所述第三模擬參考電平提供緩沖并提高所述第三模擬參考電平的驅(qū)動(dòng)能力，所述第三緩沖器包括第三折疊式共源共柵放大器和第三源極跟隨器；所述第三折疊式共源共柵放大器包括:
[0016]由第六PMOS管和第七PMOS管組成的共源輸入管，所述第六PMOS管和所述第七PMOS管的源極連接并接一電流源，所述第六PMOS管的柵極接所述第三模擬參考電平。
[0017]由第六NMOS管和第七NMOS管組成的共柵放大管，所述第六NMOS管的源極連接所述第六PMOS管的漏極，所述第七NMOS管的源極連接所述第七PMOS管的漏極，所述第六NMOS管和所述第七NMOS管的柵極接相同偏置電壓，所述第七NMOS管的漏極為所述第三折疊式共源共柵放大器的輸出端，所述第六NMOS管和所述第七NMOS管的源極都分別連接電流源、漏極都分別連接有源負(fù)載。
[0018]所述第三源極跟隨器包括第八NMOS管和第九NMOS管，所述第八NMOS管的柵極連接所述第七NMOS管的漏極，所述第八NMOS管的源極作為所述第三緩沖器的輸出端并輸出所述第三模擬參考電平緩沖信號(hào)，所述第八NMOS管的源極還反饋連接到所述第七PMOS管的柵極，所述第八NMOS管的源極連接一電流源，所述第八NMOS管的漏極連接所述第九NMOS管的源極，所述第九NMOS管的漏極接電源電壓、柵極通過(guò)一電阻接電源電壓。
[0019]進(jìn)一步的改進(jìn)是，所述第一緩沖器還包括和所述第一源極跟隨器相并聯(lián)的第四源極跟隨器，所述第四源極跟隨器包括第八PMOS管，所述第八PMOS管的柵極連接所述第二PMOS管的漏極，所述第八PMOS管的源極連接一電流源，所述第八PMOS管的漏極接地，所述第八PMOS管的溝道的寬長(zhǎng)比大于所述第三PMOS管的寬長(zhǎng)比；并聯(lián)所述第四源極跟隨器后以，所述第八PMOS管的源極作為所述第一緩沖器的輸出端并輸出所述第一模擬參考電平緩沖號(hào)。
[0020]進(jìn)一步的改進(jìn)是，所述第二緩沖器還包括和所述第二源極跟隨器相并聯(lián)的第五源極跟隨器，所述第五源極跟隨器包括第十NMOS管，所述第十NMOS管的柵極連接所述第五PMOS管的漏極，所述第十NMOS管的源極連接一電流源，所述第十NMOS管的漏極接電源電壓，所述第十NMOS管的溝道的寬長(zhǎng)比大于所述第五NMOS管的寬長(zhǎng)比；并聯(lián)所述第五源極跟隨器后，以所述第十NMOS管的源極作為所述第二緩沖器的輸出端并輸出所述第二模擬參考電平緩沖號(hào)。
[0021]進(jìn)一步的改進(jìn)是，所述第三緩沖器還包括和所述第三源極跟隨器相并聯(lián)的第六源極跟隨器，所述第六源極跟隨器包括第十一 NMOS管和第十二 NMOS管，所述第i^一 NMOS管的柵極連接所述第七NMOS管的漏極，所述第十一 NMOS管的源極連接一電流源，所述第十一NMOS管的漏極連接所述第十二 NMOS管的源極，所述第十二 NMOS管的漏極接電源電壓、柵極通過(guò)一電阻接電源電壓；所述第十一 NMOS管的溝道的寬長(zhǎng)比大于所述第八NMOS管的寬長(zhǎng)比；并聯(lián)所述第六源極跟隨器后，以所述第十一 NMOS管的源極作為所述第三緩沖器的輸出端并輸出所述第三模擬參考電平緩沖信號(hào)。
[0022]進(jìn)一步的改進(jìn)是，在所述第一緩沖器中，所述第一 NMOS管和所述第二 NMOS管的源極連接的電流源由第十三NMOS管組成，所述第十三NMOS管為外部電流源的一個(gè)鏡像電流源；所述第一 PMOS管的源極連接的電流源由第九PMOS管組成，所述第九PMOS管為外部電流源的一個(gè)鏡像電流源；所述第二 PMOS管的源極連接的電流源由第十PMOS管組成，所述第十PMOS管為外部電流源的一個(gè)鏡像電流源；
[0023]所述第三PMOS管的源極連接的電流源由第i^一 PMOS管組成，所述第i^一 PMOS管為外部電流源的一個(gè)鏡像電流源；所述第一 PMOS管的漏極連接的有源負(fù)載由第十四NMOS管和第十五NMOS管組成，所述第二 PMOS管的漏極連接的有源負(fù)載由第十六NMOS管和第十七NMOS管組成；所述第十四NMOS管的漏極連接所述第一 PMOS管的漏極，所述第十四NMOS管的源極連接所述第十五NMOS管的漏極，所述第十五NMOS管的源極接地；所述第十六NMOS管的漏極連接所述第二 PMOS管的漏極，所述第十六NMOS管的源極連接所述第十七NMOS管的漏極，所述第十七NMOS管的源極接地；所述第十四NMOS管和所述第十六NMOS管的柵極相連并接一偏置電壓；所述第十五NMOS管和所述第十七NMOS管的柵極相連并接所述第一 PMOS管的漏極。
[0024]進(jìn)一步的改進(jìn)是，在所述第二緩沖器中，所述第三NMOS管和所述第四NMOS管的源極連接的電流源由第十八NMOS管組成，所述第十八NMOS管為外部電流源的一個(gè)鏡像電流源；所述第四PMOS管的源極連接的電流源由第十二 PMOS管組成，所述第十二 PMOS管為外部電流源的一個(gè)鏡像電流源；所述第五PMOS管的源極連接的電流源由第十三PMOS管組成，所述第十三PMOS管為外部電流源的一個(gè)鏡像電流源；所述第四PMOS管的漏極連接的有源負(fù)載由第十九NMOS管和第二十NMOS管組成，所述第五PMOS管的漏極連接的有源負(fù)載由第二i^一 NMOS管和第二十二 NMOS管組成；所述第十九NMOS管的漏極連接所述第四PMOS管的漏極，所述第十九NMOS管的源極連接所述第二十NMOS管的漏極，所述第二十NMOS管的源極接地；所述第二i^一 NMOS管的漏極連接所述第五PMOS管的漏極,所述第二i^一 NMOS管的源極連接所述第二十二 NMOS管的漏極，所述第二十二 NMOS管的源極接地；所述第十九NMOS管和所述第二十一 NMOS管的柵極相連并接一偏置電壓；所述第二十NMOS管和所述第二十二 NMOS管的柵極相連并接所述第四PMOS管的漏極；所述第五NMOS管的源極連接的電流源由第二十三NMOS管組成，所述第二十三NMOS管為外部電流源的一個(gè)鏡像電流源。
[0025]進(jìn)一步的改進(jìn)是，在所述第三緩沖器中，所述第六PMOS管和所述第七PMOS管的源極連接的電流源由第十四PMOS管組成，所述第十四PMOS管為外部電流源的一個(gè)鏡像電流源；所述第六NMOS管的源極連接的電流源由第二十三NMOS管組成，所述第二十三NMOS管為外部電流源的一個(gè)鏡像電流源；所述第七NMOS管的源極連接的電流源由第二十四NMOS管組成，所述第二十四NMOS管為外部電流源的一個(gè)鏡像電流源；所述第六NMOS管的漏極連接的有源負(fù)載由第十五PMOS管和第十六PMOS管組成，所述第七NMOS管的漏極連接的有源負(fù)載由第十七PMOS管和第十八PMOS管組成；所述第十五PMOS管的漏極連接所述第六NMOS管的漏極，所述第十五PMOS管的源極連接所述第十六PMOS管的漏極，所述第十六PMOS管的源極連接電源電壓；所述第十七PMOS管的漏極連接所述第七NMOS管的漏極，所述第十七PMOS管的源極連接所述第十八PMOS管的漏極，所述第十八PMOS管的源極連接電源電壓；所述第十五PMOS管和所述第十七PMOS管的柵極相連并接一偏置電壓；所述第十六PMOS管和所述第十八PMOS管的柵極相連并接所述第六NMOS管的漏極；所述第八NMOS管的源極連接的電流源由第二十五NMOS管組成，所述第二十五NMOS管為外部電流源的一個(gè)鏡像電流源。
[0026]本發(fā)明針對(duì)子模數(shù)轉(zhuǎn)換器輸出的3個(gè)模擬參考電平大小不同的特征，分別采用三個(gè)緩沖器對(duì)3個(gè)模擬參考電平進(jìn)行緩沖，三個(gè)緩沖器都由一個(gè)折疊式共源共柵放大器和源極跟隨器組成，折疊式共源共柵放大器具有較高的增益和工作速度以及較大的輸出擺幅；源極跟隨器能夠改善驅(qū)動(dòng)能力和提高輸出擺幅；本發(fā)明將源極跟隨器的輸出反饋到折疊式共源共柵放大器的一個(gè)輸入端，而輸入模擬信號(hào)接到共源共柵放大器的另一個(gè)輸入端，能夠?qū)崿F(xiàn)源極跟隨器的輸出電壓跟隨輸入模擬信號(hào)的變化，使源極跟隨器的輸出模擬信號(hào)和輸入模擬信號(hào)基本不變，但同時(shí)提高輸出模擬信號(hào)的驅(qū)動(dòng)能力，最終本發(fā)明能夠使流水線型模數(shù)轉(zhuǎn)換器的子模數(shù)轉(zhuǎn)換器的三個(gè)模擬參考電平在保持電壓基本不變的同時(shí)提高該三個(gè)模擬參考電平驅(qū)動(dòng)開(kāi)關(guān)的能力。

【專利附圖】

【附圖說(shuō)明】
[0027]下面結(jié)合附圖和【具體實(shí)施方式】對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明:
[0028]圖1是現(xiàn)有簡(jiǎn)化的1.5-bit/Stage流水線模數(shù)轉(zhuǎn)換器級(jí)模塊示意圖；
[0029]圖2是本發(fā)明實(shí)施例的第一緩沖器的電路圖；
[0030]圖3是本發(fā)明實(shí)施例的第二緩沖器的電路圖；
[0031]圖4是本發(fā)明實(shí)施例的第三緩沖器的電路圖；
[0032]圖5本發(fā)明實(shí)施例的第三緩沖器的仿真結(jié)果；
[0033]圖6本發(fā)明實(shí)施例的第二緩沖器的仿真結(jié)果；
[0034]圖7本發(fā)明實(shí)施例的第一緩沖器的仿真結(jié)果。

【具體實(shí)施方式】
[0035]本發(fā)明實(shí)施例用于流水線型模數(shù)轉(zhuǎn)換器的模擬參考電平緩沖器中，流水線型模數(shù)轉(zhuǎn)換器的子模數(shù)轉(zhuǎn)換器的輸出電平包括3個(gè)模擬參考電平，第一模擬參考電平inpl為高電平，第二模擬參考電平inp2為共模電平，第三模擬參考電平inp3為低電平，所述第一模擬參考電平inpl大于所述第二模擬參考電平inp2，所述第二模擬參考電平inp2大于所述第三模擬參考電平inp3。模擬參考電平緩沖器包括第一緩沖器、第二緩沖器和第三緩沖器。
[0036]如圖2所示，是本發(fā)明實(shí)施例的第一緩沖器的電路圖；所述第一緩沖器用于為所述第一模擬參考電平inpl提供緩沖并提高所述第一模擬參考電平inpl的驅(qū)動(dòng)能力，所述第一緩沖器包括第一折疊式共源共柵放大器和第一源極跟隨器；所述第一折疊式共源共柵放大器包括:
[0037]由第一 NMOS管MNl和第二 NMOS管MN2組成的共源輸入管，所述第一 NMOS管MNl和所述第二 NMOS管麗2的源極連接并接一電流源，所述第一 NMOS管麗I的柵極接所述第一模擬參考電平inpl。
[0038]由第一 PMOS管MPl和第二 PMOS管MP2組成的共柵放大管，所述第一 PMOS管MPl的源極連接所述第一 NMOS管MNl的漏極，所述第二 PMOS管MP2的源極連接所述第二 NMOS管麗2的漏極，所述第一 PMOS管MPl和所述第二 PMOS管MP2的柵極接相同偏置電壓，所述第二 PMOS管MP2的漏極為所述第一折疊式共源共柵放大器的輸出端，所述第一 PMOS管MPl和所述第二 PMOS管MP2的源極都分別連接電流源、漏極都分別連接有源負(fù)載。
[0039]所述第一源極跟隨器包括第三PMOS管MP3，所述第三PMOS管MP3的柵極連接所述第二 PMOS管MP2的漏極，所述第三PMOS管MP3的源極作為所述第一緩沖器的輸出端并輸出所述第一模擬參考電平緩沖信號(hào)innl，所述第三PMOS管MP3的源極還反饋連接到所述第二 NMOS管MN2的柵極，所述第三PMOS管MP3的源極連接一電流源，所述第三PMOS管MP3的漏極接地gnd。
[0040]所述第一緩沖器還包括和所述第一源極跟隨器相并聯(lián)的第四源極跟隨器，所述第四源極跟隨器包括第八PMOS管MP8，所述第八PMOS管MP8的柵極連接所述第二 PMOS管MP2的漏極，所述第八PMOS管MP8的源極連接一電流源，所述第八PMOS管MP8的漏極接地gnd，所述第八PMOS管MP8的溝道的寬長(zhǎng)比大于所述第三PMOS管MP3的寬長(zhǎng)比；并聯(lián)所述第四源極跟隨器后以，所述第八PMOS管MP8的源極作為所述第一緩沖器的輸出端Voutl并輸出所述第一模擬參考電平inpl的緩沖信號(hào)。
[0041]所述第一匪OS管麗I和所述第二 NMOS管麗2的源極連接的電流源由第十三NMOS管MN13組成，所述第十三NMOS管MN13為外部電流源ibias的一個(gè)鏡像電流源；所述第一PMOS管MPl的源極連接的電流源由第九PMOS管MP9組成，所述第九PMOS管MP9為外部電流源ibias的一個(gè)鏡像電流源；所述第二 PMOS管MP2的源極連接的電流源由第十PMOS管MPlO組成，所述第十PMOS管MPlO為外部電流源ibias的一個(gè)鏡像電流源。
[0042]所述第三PMOS管MP3的源極連接的電流源由第i^一 PMOS管MPll組成，所述第i^一 PMOS管MPl I為外部電流源ibias的一個(gè)鏡像電流源；所述第八PMOS管MP8的源極連接的電流源由PMOS管M8組成，所述PMOS管M8為外部電流源ibias的一個(gè)鏡像電流源。
[0043]所述第一PMOS管MPl的漏極連接的有源負(fù)載由第十四NMOS管麗14和第十五NMOS管麗15組成，所述第二 PMOS管MP2的漏極連接的有源負(fù)載由第十六NMOS管麗16和第十七NMOS管MN17組成；所述第十四NMOS管MN14的漏極連接所述第一 PMOS管MPl的漏極，所述第十四NMOS管麗14的源極連接所述第十五NMOS管麗15的漏極，所述第十五NMOS管麗15的源極接地gnd ;所述第十六NMOS管麗16的漏極連接所述第二 PMOS管MP2的漏極，所述第十六NMOS管MN16的源極連接所述第十七NMOS管MN17的漏極，所述第十七NMOS管麗17的源極接地gnd ;所述第十四NMOS管麗14和所述第十六NMOS管麗16的柵極相連并接一偏置電壓；所述第十五NMOS管麗15和所述第十七WOS管麗17的柵極相連并接所述第一 PMOS管MPl的漏極。
[0044]所述第一緩沖器的偏置電路包括NMOS管Ml、NMOS管M2、PMOS管M3、PMOS管M4、NMOS管M5、PMOS管M6和NMOS管M7，外部電流源ibias連接到NMOS管Ml的漏極。所述第一緩沖器的偏置電路為作為電流源的第三NMOS管MN3、第九PMOS管MP9、第十PMOS管MP10、第i^一 PMOS管MPll和PMOS管M8的柵極提供偏置。PMOS管M4和NMOS管M5的漏極連接端為所述第十四NMOS管麗14和所述第十六NMOS管麗16的柵極提供偏置電壓，PMOS管M6和NMOS管M7的漏極連接端為所述第一 PMOS管MPl和所述第二 PMOS管MP2的柵極提供偏置電壓。
[0045]如圖3所示，是本發(fā)明實(shí)施例的第二緩沖器的電路圖；所述第二緩沖器用于為所述第二模擬參考電平inp2提供緩沖并提高所述第二模擬參考電平inp2的驅(qū)動(dòng)能力，所述第二緩沖器包括第二折疊式共源共柵放大器和第二源極跟隨器；所述第二折疊式共源共柵放大器包括:
[0046]由第三NMOS管麗3和第四NMOS管MN4組成的共源輸入管，所述第三NMOS管麗3和所述第四NMOS管MN4的源極連接并接一電流源，所述第三NMOS管MN3的柵極接所述第二模擬參考電平inp2。
[0047]由第四PMOS管MP4和第五PMOS管MP5組成的共柵放大管，所述第四PMOS管MP4的源極連接所述第三NMOS管MN3的漏極，所述第五PMOS管MP5的源極連接所述第四NMOS管MN4的漏極，所述第四PMOS管MP4和所述第五PMOS管MP5的柵極接相同偏置電壓，所述第五PMOS管MP5的漏極為所述第二折疊式共源共柵放大器的輸出端，所述第四PMOS管MP4和所述第五PMOS管MP5的源極都分別連接電流源、漏極都分別連接有源負(fù)載。
[0048]所述第二源極跟隨器包括第五NMOS管MN5，所述第五NMOS管MN5的柵極連接所述第五PMOS管MP5的漏極，所述第五NMOS管麗5的源極作為所述第二緩沖器的輸出端并輸出所述第二模擬參考電平緩沖信號(hào)inn2，所述第五NMOS管麗5的源極還反饋連接到所述第四NMOS管MN4的柵極，且所述第五NMOS管MN5的柵極通過(guò)一電阻連接所述第五PMOS管MP5的漏極、所述第五NMOS管麗5的柵極通過(guò)PMOS管M19連接到電源電壓vdd。所述第五NMOS管麗5的源極連接一電流源，所述第五NMOS管麗5的漏極接電源電壓vdd。
[0049]所述第二緩沖器還包括和所述第二源極跟隨器相并聯(lián)的第五源極跟隨器，所述第五源極跟隨器包括第十NMOS管MN10，所述第十NMOS管麗10的柵極連接所述第五PMOS管MP5的漏極，且所述第十NMOS管麗10的柵極通過(guò)一電阻連接所述第五PMOS管MP5的漏極、所述第十NMOS管麗10的柵極通過(guò)PMOS管M19連接到電源電壓vdd。所述第十NMOS管麗10的源極連接一電流源，所述第十NMOS管麗10的漏極接電源電壓vdd，所述第十NMOS管MNlO的溝道的寬長(zhǎng)比大于所述第五NMOS管MN5的寬長(zhǎng)比；并聯(lián)所述第五源極跟隨器后，以所述第十NMOS管MNlO的源極作為所述第二緩沖器的輸出端Vout2并輸出所述第二模擬參考電平inp2的緩沖信號(hào)。
[0050]所述第三匪OS管麗3和所述第四NMOS管MN4的源極連接的電流源由第十八NMOS管MN18組成，所述第十八NMOS管MN18為外部電流源ibias的一個(gè)鏡像電流源；所述第四PMOS管MP4的源極連接的電流源由第十二 PMOS管MP12組成，所述第十二 PMOS管MP12為外部電流源ibias的一個(gè)鏡像電流源；所述第五PMOS管MP5的源極連接的電流源由第十三PMOS管MP13組成，所述第十三PMOS管MP13為外部電流源ibias的一個(gè)鏡像電流源；所述第四PMOS管MP4的漏極連接的有源負(fù)載由第十九NMOS管麗19和第二十NMOS管麗20組成，所述第五PMOS管MP5的漏極連接的有源負(fù)載由第二i^一 NMOS管MN21和第二十二 NMOS管麗22組成；所述第十九NMOS管麗19的漏極連接所述第四PMOS管MP4的漏極，所述第十九NMOS管麗19的源極連接所述第二十NMOS管麗20的漏極，所述第二十NMOS管麗20的源極接地gnd ;所述第二i^一 NMOS管MN21的漏極連接所述第五PMOS管MP5的漏極，所述第二i^一 NMOS管MN21的源極連接所述第二十二 NMOS管MN22的漏極，所述第二十二 NMOS管麗22的源極接地gnd ;所述第十九NMOS管麗19和所述第二i^一 NMOS管麗21的柵極相連并接一偏置電壓；所述第二十NMOS管麗20和所述第二十二 NMOS管麗22的柵極相連并接所述第四PMOS管MP4的漏極。
[0051]所述第五NMOS管麗5的源極連接的電流源由第二十三NMOS管麗23組成，所述第二十三NMOS管麗23為外部電流源ibias的一個(gè)鏡像電流源。所述第十NMOS管麗10的源極連接的電流源由NMOS管M18組成，所述NMOS管M18為外部電流源ibias的一個(gè)鏡像電流源。
[0052]所述第二緩沖器的偏置電路包括NMOS管Mil、NMOS管M12、PMOS管M13、PMOS管M14.NM0S管M15、PM0S管M16和NMOS管M17，外部電流源ibias連接到NMOS管Ml I的漏極。所述第二緩沖器的偏置電路為作為電流源的第十八NMOS管麗18、第二十三NMOS管麗23、NMOS管M18、第十二 PMOS管MP12和第十三PMOS管MP13的柵極提供偏置。PMOS管M14和NMOS管M15的漏極連接端為所述第十九NMOS管MN19和所述第二i^一 NMOS管MN21的柵極提供偏置電壓，NMOS管M7和PMOS管M6的漏極連接端為所述第四PMOS管MP4和所述第五PMOS管MP5的柵極提供偏置電壓。
[0053]如圖4所示，是本發(fā)明實(shí)施例的第三緩沖器的電路圖；所述第三緩沖器用于為所述第三模擬參考電平inp3提供緩沖并提高所述第三模擬參考電平inp3的驅(qū)動(dòng)能力，所述第三緩沖器包括第三折疊式共源共柵放大器和第三源極跟隨器；所述第三折疊式共源共柵放大器包括:
[0054]由第六PMOS管MP6和第七PMOS管MP7組成的共源輸入管，所述第六PMOS管MP6和所述第七PMOS管MP7的源極連接并接一電流源，所述第六PMOS管MP6的柵極接所述第三模擬參考電平inp3。
[0055]由第六NMOS管MN6和第七NMOS管MN7組成的共柵放大管，所述第六NMOS管MN6的源極連接所述第六PMOS管MP6的漏極，所述第七NMOS管MN7的源極連接所述第七PMOS管MP7的漏極，所述第六NMOS管MN6和所述第七NMOS管MN7的柵極接相同偏置電壓，所述第七NMOS管MN7的漏極為所述第三折疊式共源共柵放大器的輸出端，所述第六NMOS管MN6和所述第七NMOS管MN7的源極都分別連接電流源、漏極都分別連接有源負(fù)載。
[0056]所述第三源極跟隨器包括第八NMOS管MN8和第九NMOS管MN9，所述第八NMOS管MN8的柵極連接所述第七NMOS管MN7的漏極，所述第八NMOS管MN8的源極作為所述第三緩沖器的輸出端并輸出所述第三模擬參考電平緩沖信號(hào)inn3，所述第八NMOS管MN8的源極還反饋連接到所述第七PMOS管MP7的柵極，所述第八NMOS管MN8的源極連接一電流源，所述第八NMOS管MN8的漏極連接所述第九NMOS管MN9的源極，所述第九NMOS管MN9的漏極接電源電壓vdd、柵極通過(guò)一電阻接電源電壓vdd。
[0057]所述第三緩沖器還包括和所述第三源極跟隨器相并聯(lián)的第六源極跟隨器，所述第六源極跟隨器包括第i^一 NMOS管MNll和第十二 NMOS管MNl2，所述第i^一 NMOS管MNll的柵極連接所述第七NMOS管麗7的漏極，所述第i^一 NMOS管麗11的源極連接一電流源，所述第i^一 NMOS管MNll的漏極連接所述第十二 NMOS管MN12的源極，所述第十二 NMOS管麗12的漏極接電源電壓vdd、柵極通過(guò)一電阻接電源電壓vdd ;所述第i^一 NMOS管麗11的溝道的寬長(zhǎng)比大于所述第八NMOS管MN8的寬長(zhǎng)比；并聯(lián)所述第六源極跟隨器后，以所述第十一 NMOS管MNll的源極作為所述第三緩沖器的輸出端Vout3并輸出所述第三模擬參考電平inp3的緩沖信號(hào)。
[0058]所述第六PMOS管MP6和所述第七PMOS管MP7的源極連接的電流源由第十四PMOS管MP14組成，所述第十四PMOS管MP14為外部電流源ibias的一個(gè)鏡像電流源；所述第六NMOS管MN6的源極連接的電流源由第二十四NMOS管MN24組成，所述第二十四NMOS管MN24為外部電流源ibias的一個(gè)鏡像電流源；所述第七NMOS管麗7的源極連接的電流源由第二十五NMOS管麗25組成，所述第二十五NMOS管麗25為外部電流源ibias的一個(gè)鏡像電流源。
[0059]所述第六NMOS管MN6的漏極連接的有源負(fù)載由第十五PMOS管MP15和第十六PMOS管MP16組成，所述第七NMOS管麗7的漏極連接的有源負(fù)載由第十七PMOS管MP17和第十八PMOS管MP18組成；所述第十五PMOS管MP15的漏極連接所述第六NMOS管MN6的漏極，所述第十五PMOS管MP15的源極連接所述第十六PMOS管MP16的漏極，所述第十六PMOS管MP16的源極連接電源電壓vdd ;所述第十七PMOS管MP17的漏極連接所述第七NMOS管麗7的漏極，所述第十七PMOS管MP17的源極連接所述第十八PMOS管MP18的漏極，所述第十八PMOS管MP18的源極連接電源電壓vdd。所述第十五PMOS管MP15和所述第十七PMOS管MP17的柵極相連并接一偏置電壓；所述第十六PMOS管MP16和所述第十八PMOS管MP18的柵極相連并接所述第六NMOS管MN6的漏極。
[0060]所述第八NMOS管MN8的源極連接的電流源由第二十六NMOS管麗26組成，所述第二十六NMOS管麗26為外部電流源ibias的一個(gè)鏡像電流源。所述第i^一 NMOS管麗11的源極連接的電流源由NMOS管M28組成，所述NMOS管M28為外部電流源ibias的一個(gè)鏡像電流源。
[0061]所述第三緩沖器的偏置電路包括NMOS管M21、NMOS管M22、PMOS管M23、PMOS管M24、NM0S管M25、PM0S管M26和NMOS管M27，外部電流源ibias連接到NMOS管M21的漏極。所述第三緩沖器的偏置電路為作為電流源的第十四PMOS管MP14、第二十四NMOS管麗24、第二十五NMOS管麗25、第二十六NMOS管麗26和NMOS管28的柵極提供偏置。PMOS管M24和NMOS管M25的漏極連接端為所述六NMOS管MN6和所述第七NMOS管MN7的柵極提供偏置電壓，PMOS管M26和NMOS管M27的漏極連接端為所述第十五PMOS管MP15和所述第十七PMOS管MP17的柵極提供偏置電壓。
[0062]由圖2可以看出，本發(fā)明實(shí)施例的所述第一緩沖器能夠提高高電壓信號(hào)的驅(qū)動(dòng)能力，所述第一緩沖器中采用第一折疊式共源共柵放大器，與其他結(jié)構(gòu)的放大器相比，折疊共源共柵放大器在實(shí)現(xiàn)較高的增益和工作速度的同時(shí)，還具備大的輸出擺幅。第一折疊式共源共柵放大器的輸出接到第三PMOS管MP3的柵端，作為由第一源極跟隨器的輸入。第一源極跟隨器的輸出接回到第一折疊式共源共柵放大器的另一個(gè)輸入端innl，即第二 NMOS管麗2的柵級(jí)。這樣不僅能通過(guò)源極跟隨器的結(jié)構(gòu)改善驅(qū)動(dòng)能力和提高輸出擺幅，而且可以通過(guò)負(fù)反饋使第三PMOS管MP3的源端電壓(即innl)跟隨輸入電壓inpl。例如，當(dāng)(inpl-1nnl)增大，第一折疊共源共柵的輸出電壓也會(huì)增大，從而迫使第三PMOS管MP3的源端電壓即innl增大，使innl更加接近inpl。這樣即可以保持參考電壓大小不變，而且通過(guò)源極跟隨器增大了驅(qū)動(dòng)能力。為了進(jìn)一步提高驅(qū)動(dòng)能力，使用由第八PMOS管MP8和PMOS管M8構(gòu)成的第四源極跟隨器，第四源極跟隨器和所述第一源極跟隨器相并聯(lián)，兩個(gè)源極跟隨器使用相同的偏置電壓，但所述第八PMOS管MP8的溝道的寬長(zhǎng)比是所述第三PMOS管MP3的寬長(zhǎng)比的若干倍，其中第四PMOS管MPll的結(jié)構(gòu)和所述第三PMOS管MP3相同，第八PMOS管MP8的結(jié)構(gòu)和PMOS管M8的結(jié)構(gòu)相同；這樣不僅可以使輸出端電壓Voutl與innl保持相等，而且第八PMOS管MP8所在支路的電流會(huì)增大到所述第三PMOS管MP3所在支路電流的若干倍。這樣在保持輸入輸出電壓基本相同的前提下，增大了驅(qū)動(dòng)電流，提高了對(duì)開(kāi)關(guān)的驅(qū)動(dòng)能力。
[0063]由圖3可以看出，本發(fā)明實(shí)施例的所述第二緩沖器能夠提高中電壓信號(hào)的驅(qū)動(dòng)能力。其圖3的結(jié)構(gòu)與圖2基本相同，所述第二緩沖器和所述第一緩沖器的區(qū)別之處是，所述第二緩沖器的源極跟隨器由第二源極跟隨器和第五源極跟隨器并聯(lián)而成，組成第二源極跟隨器和第五源極跟隨器的晶體管都為NMOS管，而組成所述第一緩沖器的第一源極跟隨器和第四源極跟隨器的晶體管都為PMOS管。所述第二緩沖器的折疊式共源共柵放大器以及偏置電路和所述第一緩沖器的設(shè)置相同。所述第一緩沖器的源極跟隨器的晶體管都設(shè)置為PMOS管，原因?yàn)樵锤S器的輸出電壓Voutl是一個(gè)很高的電平，要比折疊共源共柵放大器的輸出電壓還要高，相當(dāng)于第三PMOS管MP3的源端電壓要高于柵端電壓，因此用PMOS管適合。而在圖3所示的所述第二緩沖器中，源跟隨器輸出電壓Vout2比折疊式共源共柵放大器的輸出電壓低，相當(dāng)于所述第五NMOS管的源端電壓要低于柵端電壓，因此用NMOS管適合。
[0064]由圖4可以看出，本發(fā)明實(shí)施例的所述第三緩沖器能夠提高低電壓信號(hào)的驅(qū)動(dòng)能力。所述第三緩沖器的結(jié)構(gòu)與圖3所述的第二緩沖器基本相同，不同之處在于所述第三緩沖器的第三折疊共源共柵放大器采用PMOS管輸入，而且第三源極跟隨器和第六源極跟隨器的路徑上相比于在圖3所示的源極跟隨器增加了一個(gè)NMOS管即第九NMOS管MN9和第十二 NMOS管MN12。所述第三緩沖器采用PMOS管輸入是因?yàn)檩斎腚妷狠^低，如果繼續(xù)使用NMOS管輸入的折疊共源共柵放大器，可能會(huì)因?yàn)闁艍哼^(guò)低而無(wú)法工作。而所述第三緩沖器的源極跟隨器的路徑上各增加一個(gè)NMOS管是為了增大Vout3上方的壓降，以獲得較低的輸出電平。
[0065]當(dāng)電源電壓vdd 為 1.8V，以 V_=l.5V, Vcom=L 14V, Vrefn=0.78V 為例，其中 V_ 對(duì)應(yīng)于第一模擬參考電平inpl, V.對(duì)應(yīng)于第二模擬參考電平inp2,\^&對(duì)應(yīng)于第三模擬參考電平inp3。仿真結(jié)果如圖5至圖7所示?？梢钥闯觯齻€(gè)緩沖器的輸入輸出電壓相差很小，基本相同，即第一模擬參考電平inpl和第一模擬參考電平緩沖信號(hào)innl電壓相差很小，第二模擬參考電平inp2和第二模擬參考電平緩沖信號(hào)inn2電壓相差很小，第三模擬參考電平inp3和第三模擬參考電平緩沖信號(hào)inn3電壓相差很小。所以本發(fā)明實(shí)施例能使流水線型模數(shù)轉(zhuǎn)換器的子模數(shù)轉(zhuǎn)換器的三個(gè)模擬參考電平在保持電壓基本不變的同時(shí)提高該三個(gè)模擬參考電平驅(qū)動(dòng)開(kāi)關(guān)的能力。
[0066]以上通過(guò)具體實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說(shuō)明，但這些并非構(gòu)成對(duì)本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn)，這些也應(yīng)視為本發(fā)明的保護(hù)范圍。
【權(quán)利要求】
1.一種用于流水線型模數(shù)轉(zhuǎn)換器的模擬參考電平緩沖器，流水線型模數(shù)轉(zhuǎn)換器的子模數(shù)轉(zhuǎn)換器的輸出電平包括3個(gè)模擬參考電平，第一模擬參考電平為高電平，第二模擬參考電平為共模電平，第三模擬參考電平為低電平，所述第一模擬參考電平大于所述第二模擬參考電平，所述第二模擬參考電平大于所述第三模擬參考電平；其特征在于:模擬參考電平緩沖器包括第一緩沖器、第二緩沖器和第三緩沖器； 所述第一緩沖器用于為所述第一模擬參考電平提供緩沖并提高所述第一模擬參考電平的驅(qū)動(dòng)能力，所述第一緩沖器包括第一折疊式共源共柵放大器和第一源極跟隨器；所述第一折疊式共源共柵放大器包括: 由第一 NMOS管和第二 NMOS管組成的共源輸入管，所述第一 NMOS管和所述第二 NMOS管的源極連接并接一電流源，所述第一 NMOS管的柵極接所述第一模擬參考電平； 由第一 PMOS管和第二 PMOS管組成的共柵放大管，所述第一 PMOS管的源極連接所述第一NMOS管的漏極，所述第二 PMOS管的源極連接所述第二 NMOS管的漏極，所述第一 PMOS管和所述第二 PMOS管的柵極接相同偏置電壓，所述第二 PMOS管的漏極為所述第一折疊式共源共柵放大器的輸出端，所述第一 PMOS管和所述第二 PMOS管的源極都分別連接電流源、漏極都分別連接有源負(fù)載； 所述第一源極跟隨器包括第三PMOS管，所述第三PMOS管的柵極連接所述第二 PMOS管的漏極，所述第三PMOS管的源極作為所述第一緩沖器的輸出端并輸出所述第一模擬參考電平緩沖信號(hào)，所述第三PMOS管的源極還反饋連接到所述第二 NMOS管的柵極，所述第三PMOS管的源極連接一電流源，所述第三PMOS管的漏極接地； 所述第二緩沖器用于為所述第二模擬參考電平提供緩沖并提高所述第二模擬參考電平的驅(qū)動(dòng)能力，所述第二緩沖器包括第二折疊式共源共柵放大器和第二源極跟隨器；所述第二折疊式共源共柵放大器包括: 由第三NMOS管和第四NMOS管組成的共源輸入管，所述第三NMOS管和所述第四NMOS管的源極連接并接一電流源，所述第三NMOS管的柵極接所述第二模擬參考電平； 由第四PMOS管和第五PMOS管組成的共柵放大管，所述第四PMOS管的源極連接所述第三NMOS管的漏極，所述第五PMOS管的源極連接所述第四NMOS管的漏極，所述第四PMOS管和所述第五PMOS管的柵極接相同偏置電壓，所述第五PMOS管的漏極為所述第二折疊式共源共柵放大器的輸出端，所述第四PMOS管和所述第五PMOS管的源極都分別連接電流源、漏極都分別連接有源負(fù)載； 所述第二源極跟隨器包括第五NMOS管，所述第五NMOS管的柵極連接所述第五PMOS管的漏極，所述第五NMOS管的源極作為所述第二緩沖器的輸出端并輸出所述第二模擬參考電平緩沖信號(hào)，所述第五NMOS管的源極還反饋連接到所述第四NMOS管的柵極，所述第五NMOS管的源極連接一電流源，所述第五匪OS管的漏極接電源電壓； 所述第三緩沖器用于為所述第三模擬參考電平提供緩沖并提高所述第三模擬參考電平的驅(qū)動(dòng)能力，所述第三緩沖器包括第三折疊式共源共柵放大器和第三源極跟隨器；所述第三折疊式共源共柵放大器包括: 由第六PMOS管和第七PMOS管組成的共源輸入管，所述第六PMOS管和所述第七PMOS管的源極連接并接一電流源，所述第六PMOS管的柵極接所述第三模擬參考電平； 由第六NMOS管和第七NMOS管組成的共柵放大管，所述第六NMOS管的源極連接所述第六PMOS管的漏極，所述第七NMOS管的源極連接所述第七PMOS管的漏極，所述第六NMOS管和所述第七NMOS管的柵極接相同偏置電壓，所述第七NMOS管的漏極為所述第三折疊式共源共柵放大器的輸出端，所述第六NMOS管和所述第七NMOS管的源極都分別連接電流源、漏極都分別連接有源負(fù)載； 所述第三源極跟隨器包括第八NMOS管和第九NMOS管，所述第八NMOS管的柵極連接所述第七NMOS管的漏極，所述第八NMOS管的源極作為所述第三緩沖器的輸出端并輸出所述第三模擬參考電平緩沖信號(hào)，所述第八NMOS管的源極還反饋連接到所述第七PMOS管的柵極，所述第八NMOS管的源極連接一電流源，所述第八NMOS管的漏極連接所述第九NMOS管的源極，所述第九NMOS管的漏極接電源電壓、柵極通過(guò)一電阻接電源電壓。
2.如權(quán)利要求1所述的用于流水線型模數(shù)轉(zhuǎn)換器的模擬參考電平緩沖器，其特征在于:所述第一緩沖器還包括和所述第一源極跟隨器相并聯(lián)的第四源極跟隨器，所述第四源極跟隨器包括第八PMOS管，所述第八PMOS管的柵極連接所述第二 PMOS管的漏極，所述第八PMOS管的源極連接一電流源，所述第八PMOS管的漏極接地，所述第八PMOS管的溝道的寬長(zhǎng)比大于所述第三PMOS管的寬長(zhǎng)比；并聯(lián)所述第四源極跟隨器后以，所述第八PMOS管的源極作為所述第一緩沖器的輸出端并輸出所述第一模擬參考電平緩沖信號(hào)。
3.如權(quán)利要求1所述的用于流水線型模數(shù)轉(zhuǎn)換器的模擬參考電平緩沖器，其特征在于:所述第二緩沖器還包括和所述第二源極跟隨器相并聯(lián)的第五源極跟隨器，所述第五源極跟隨器包括第十NMOS管，所述第十NMOS管的柵極連接所述第五PMOS管的漏極，所述第十NMOS管的源極連接一電流源，所述第十NMOS管的漏極接電源電壓，所述第十NMOS管的溝道的寬長(zhǎng)比大于所述第五NMOS管的寬長(zhǎng)比；并聯(lián)所述第五源極跟隨器后，以所述第十NMOS管的源極作為所述第二緩沖器的輸出端并輸出所述第二模擬參考電平緩沖信號(hào)。
4.如權(quán)利要求1所述的用于流水線型模數(shù)轉(zhuǎn)換器的模擬參考電平緩沖器，其特征在于:所述第三緩沖器還包括和所述第三源極跟隨器相并聯(lián)的第六源極跟隨器，所述第六源極跟隨器包括第十一 NMOS管和第十二 NMOS管，所述第十一 NMOS管的柵極連接所述第七NMOS管的漏極，所述第十一 NMOS管的源極連接一電流源，所述第十一 NMOS管的漏極連接所述第十二NMOS管的源極，所述第十二NMOS管的漏極接電源電壓、柵極通過(guò)一電阻接電源電壓；所述第十一 NMOS管的溝道的寬長(zhǎng)比大于所述第八NMOS管的寬長(zhǎng)比；并聯(lián)所述第六源極跟隨器后，以所述第十一 NMOS管的源極作為所述第三緩沖器的輸出端并輸出所述第三模擬參考電平緩沖號(hào)。
5.如權(quán)利要求1所述的用于流水線型模數(shù)轉(zhuǎn)換器的模擬參考電平緩沖器，其特征在于:在所述第一緩沖器中， 所述第一 NMOS管和所述第二 NMOS管的源極連接的電流源由第十三NMOS管組成，所述第十三NMOS管為外部電流源的一個(gè)鏡像電流源； 所述第一 PMOS管的源極連接的電流源由第九PMOS管組成，所述第九PMOS管為外部電流源的一個(gè)鏡像電流源； 所述第二 PMOS管的源極連接的電流源由第十PMOS管組成，所述第十PMOS管為外部電流源的一個(gè)鏡像電流源； 所述第三PMOS管的源極連接的電流源由第十一 PMOS管組成，所述第十一 PMOS管為外部電流源的一個(gè)鏡像電流源； 所述第一 PMOS管的漏極連接的有源負(fù)載由第十四NMOS管和第十五NMOS管組成，所述第二 PMOS管的漏極連接的有源負(fù)載由第十六NMOS管和第十七NMOS管組成；所述第十四NMOS管的漏極連接所述第一 PMOS管的漏極，所述第十四NMOS管的源極連接所述第十五NMOS管的漏極，所述第十五NMOS管的源極接地；所述第十六NMOS管的漏極連接所述第二 PMOS管的漏極，所述第十六NMOS管的源極連接所述第十七NMOS管的漏極，所述第十七NMOS管的源極接地；所述第十四NMOS管和所述第十六NMOS管的柵極相連并接一偏置電壓；所述第十五NMOS管和所述第十七NMOS管的柵極相連并接所述第一 PMOS管的漏極。
6.如權(quán)利要求1所述的用于流水線型模數(shù)轉(zhuǎn)換器的模擬參考電平緩沖器，其特征在于:在所述第二緩沖器中， 所述第三NMOS管和所述第四NMOS管的源極連接的電流源由第十八NMOS管組成，所述第十八NMOS管為外部電流源的一個(gè)鏡像電流源； 所述第四PMOS管的源極連接的電流源由第十二 PMOS管組成，所述第十二 PMOS管為外部電流源的一個(gè)鏡像電流源； 所述第五PMOS管的源極連接的電流源由第十三PMOS管組成，所述第十三PMOS管為外部電流源的一個(gè)鏡像電流源； 所述第四PMOS管的漏極連接的有源負(fù)載由第十九NMOS管和第二十NMOS管組成，所述第五PMOS管的漏極連接的有源負(fù)載由第二i^一 NMOS管和第二十二 NMOS管組成；所述第十九NMOS管的漏極連接所述第四PMOS管的漏極，所述第十九NMOS管的源極連接所述第二十NMOS管的漏極,所述第二十NMOS管的源極接地；所述第二i^一 NMOS管的漏極連接所述第五PMOS管的漏極,所述第二i^一 NMOS管的源極連接所述第二十二 NMOS管的漏極,所述第二十二 NMOS管的源極接地；所述第十九NMOS管和所述第二十一 NMOS管的柵極相連并接一偏置電壓；所述第二十NMOS管和所述第二十二 NMOS管的柵極相連并接所述第四PMOS管的漏極； 所述第五NMOS管的源極連接的電流源由第二十三NMOS管組成，所述第二十三NMOS管為外部電流源的一個(gè)鏡像電流源。
7.如權(quán)利要求1所述的用于流水線型模數(shù)轉(zhuǎn)換器的模擬參考電平緩沖器，其特征在于:在所述第三緩沖器中， 所述第六PMOS管和所述第七PMOS管的源極連接的電流源由第十四PMOS管組成，所述第十四PMOS管為外部電流源的一個(gè)鏡像電流源； 所述第六NMOS管的源極連接的電流源由第二十三NMOS管組成，所述第二十三NMOS管為外部電流源的一個(gè)鏡像電流源； 所述第七NMOS管的源極連接的電流源由第二十四NMOS管組成，所述第二十四NMOS管為外部電流源的一個(gè)鏡像電流源； 所述第六NMOS管的漏極連接的有源負(fù)載由第十五PMOS管和第十六PMOS管組成，所述第七NMOS管的漏極連接的有源負(fù)載由第十七PMOS管和第十八PMOS管組成；所述第十五PMOS管的漏極連接所述第六NMOS管的漏極，所述第十五PMOS管的源極連接所述第十六PMOS管的漏極，所述第十六PMOS管的源極連接電源電壓；所述第十七PMOS管的漏極連接所述第七NMOS管的漏極，所述第十七PMOS管的源極連接所述第十八PMOS管的漏極，所述第十八PMOS管的源極連接電源電壓；所述第十五PMOS管和所述第十七PMOS管的柵極相連并接一偏置電壓；所述第十六PMOS管和所述第十八PMOS管的柵極相連并接所述第六NMOS管的漏極； 所述第八NMOS管的源極連接的電流源由第二十五NMOS管組成，所述第二十五NMOS管為外部電流源的一個(gè)鏡像電流源。
【文檔編號(hào)】H03M1/12GK104242937SQ201310239740
【公開(kāi)日】2014年12月24日 申請(qǐng)日期:2013年6月17日 優(yōu)先權(quán)日:2013年6月17日
【發(fā)明者】朱紅衛(wèi), 趙郁煒 申請(qǐng)人:上海華虹宏力半導(dǎo)體制造有限公司