固態(tài)成像裝置制造方法
【專利摘要】公開了固態(tài)成像裝置。提供了一種包括AD轉換器和像素陣列的固態(tài)成像裝置。AD轉換器執(zhí)行斜坡比較和逐次逼近。AD轉換器通過執(zhí)行斜坡比較和逐次逼近中的一個作為前比較操作、然后在通過前比較操作縮窄后的范圍內(nèi)執(zhí)行另一個作為后比較操作來確定數(shù)字值。像素陣列將與像素的復位電平對應的基準信號以及具有圖像信息的圖像信號供給到AD轉換器。當基準信號被供給時，AD轉換器執(zhí)行后比較操作而不執(zhí)行前比較操作。
【專利說明】固態(tài)成像裝置
【技術領域】
[0001]本發(fā)明涉及固態(tài)成像裝置。
【背景技術】
[0002]通常，用于數(shù)字相機或數(shù)字攝像機的固態(tài)成像裝置包括用于將模擬值的圖像信號轉換成數(shù)字值的AD轉換器。多種類型的AD轉換器是已知的，并且其中一種類型是斜坡型(ramp-type)AD轉換器。在斜坡型AD轉換器中，使用比較器來比較輸入模擬信號和斜坡信號的相對大小，并且測量從斜坡信號開始改變的時間直至比較器的輸出翻轉的時間為止的時段以確定數(shù)字值。盡管可以用小規(guī)模電路配置斜坡型AD轉換器，但這不適用于高速操作，因為需要2(114)個時鐘周期來完成η-位分辨率的AD轉換。另一種AD轉換器類型稱為逐次逼近(successive-approximation) AD轉換器。包括具有二進制加權電容值的多個電容器的逐次逼近AD轉換器使用這些電容器改變比較信號，并且連續(xù)二等分其中包括模擬值的范圍。盡管逐次逼近AD轉換器適合高速操作(因為在η個時鐘周期內(nèi)實現(xiàn)了 η-位分辨率)，但它們的電路尺寸變大，這是因為電容器的電容比(即面積比)最大為1:2(η_?。
[0003]考慮到目前的情況，日本專利特開N0.2012-54913提出混合型AD轉換器。在該AD轉換器中，使用多個電容器來確定包括數(shù)字值的子范圍，并且通過使用斜坡信號來根據(jù)子范圍確定數(shù)字值 。

【發(fā)明內(nèi)容】

[0004]在日本專利特開N0.2012-54913中描述的配置中，通過AD轉換器將通過對從光電二極管輸出的信號執(zhí)行相關雙采樣而得到的噪聲減小的信號轉換成數(shù)字信號。然而，在日本專利特開N0.2012-54913中描述的方法中，由于獲得其中疊加了 AD轉換器自身的偏移(offset)分量的數(shù)字信號，所以AD轉換的精度可能不夠好。因此，本發(fā)明的一方面是提供有利于提供聞速且聞精度AD轉換器的技術。
[0005]本發(fā)明的一方面提供了固態(tài)成像裝置，包括:配置成將模擬值轉換成數(shù)字值的AD轉換器，以及配置成將模擬信號供給到AD轉換器的具有多個像素的像素陣列，其中，AD轉換器包括:生成電路，生成電路包括具有二進制加權電容值的多個電容器以及配置成從所述多個電容器中選擇至少一個電容器的開關電路，生成電路被配置成根據(jù)由開關電路選擇的所述至少一個電容器的合成電容值來生成比較信號；比較器電路，配置成將模擬值與比較信號的值進行比較；控制電路，配置成執(zhí)行用于通過執(zhí)行二分查找(binary search)來縮窄包括模擬值的范圍的第一比較操作，其中，通過基于比較器電路的比較結果改變合成電容值來改變比較信號的值，并且所述控制電路配置成執(zhí)行用于基于在比較信號以恒定速率改變的時段期間的比較器電路的比較結果來縮窄包括模擬值的范圍的第二比較操作，其中，控制電路通過執(zhí)行第一比較操作和第二比較操作中的一個作為前比較操作、然后在通過前比較操作縮窄后的范圍內(nèi)執(zhí)行第一比較操作和第二比較操作中的另一個作為后比較操作來確定數(shù)字值，并且像素陣列將與像素的復位電平對應的基準信號以及具有圖像信息的圖像信號供給到AD轉換器，并且AD轉換器被配置成當基準信號被供給時執(zhí)行后比較操作而不執(zhí)行前比較操作。
[0006]從對示例性實施例的如下描述(參考附圖)，本發(fā)明的更多特征將變得清楚。
[0007]附圖描述
[0008]結合在說明書中并且構成其一部分的附圖示出本發(fā)明的實施例，并且與說明書一起用于說明本發(fā)明的原理。
[0009]圖1是示出根據(jù)本發(fā)明一實施例的AD轉換器的示例性配置的圖。
[0010]圖2是示出圖1中的AD轉換器的工作原理的圖。
[0011]圖3是示出根據(jù)本發(fā)明另一實施例的AD轉換器的示例性配置的圖。
[0012]圖4是示出圖3中的AD轉換器的示例性操作的圖。
[0013]圖5是示出圖3中的AD轉換器的另一示例性操作的圖。
[0014]圖6是示出根據(jù)本發(fā)明又一實施例的AD轉換器的示例性配置的圖。
[0015]圖7是示出圖6中的AD轉換器的示例性操作的圖。
[0016]圖8是示出根據(jù)本發(fā)明一實施例的固態(tài)成像裝置的示例性配置的圖。
[0017]圖9是示出根據(jù)本發(fā)明一實施例的各生成電路的示例性配置的圖。
[0018]圖10是示出根據(jù)本發(fā)明一實施例的放大器的示例性配置的圖。
[0019]圖11是示出圖10中的放大器的示例性操作的圖。
【具體實施方式】
[0020]參考附圖對本發(fā)明的示例性實施例進行更詳細地描述。應注意，在各實施例中，在附圖中相同或相應的元件被給予相同的附圖標記，并且對它們的描述將不再重復。在適當?shù)那闆r下還可對各實施例進行修改以及組合。
[0021]參考圖1，描述根據(jù)本發(fā)明一實施例的AD轉換器100的示例性電路配置。AD轉換器100具有輸入端子IN和輸出端子0UT，將從輸入端子IN輸入的模擬信號Sin轉換成數(shù)字信號Sout，并且從輸出端子OUT輸出數(shù)字信號Sout。AD轉換器100以14位分辨率將模擬信號Sin轉換成數(shù)字信號Sout。換言之，與模擬信號Sin值(模擬值)對應的至少為O并且不大于214-1的整數(shù)(數(shù)字值)之一被輸出為數(shù)字信號Sout。
[0022]AD轉換器100還包括用于生成用來與模擬信號Sin比較的比較信號的生成電路101。生成電路101包括具有二進制加權電容值的多個電容器CpO至cp4，以及分別連接到電容器cpO至cp4的多個開關swO至sw4。配置這樣的開關電路,其中多個開關swO至sw4選擇電容器cpO至cp4中的一個或更多個。二進制加權是指形成公比為2的等比數(shù)列的一組權重(電容值)。在圖1的示例中，電容器cpO至cp4具有這種順序的電容值:1C、2C、4C、8C、16C。電容器cpO至cp4中每一個的一個電極連接到生成電路101的供給端子SPL上，并且另一個電極分別連接到開關swO至sw4。開關swO至sw4中每一個的一個電極分別連接到電容器cpO至cp4，而每個開關的另一個電極在端子A和端子B之間切換。端子A被供給接地電位GND，而端子B被供給基準電壓Vref。基準電壓Vref是從外部供給到AD轉換器100的恒定電壓，并且高于接地電位GND。當開關swO切換到端子A時，接地電位GND供給到電容器cpO,而當開關swO切換到端子B時,基準電壓Vref供給到電容器cpO。其他開關swl-sw4類似地工作。通過在開關swO至sw4之間切換,連接在供給端子SPL與基準電壓Vref之間的電容器的合成電容值改變，并且結果從供給端子SPL輸出的比較信號Vcmp的值改變。
[0023]通過電容器cp5將來自AD轉換器100外部的斜坡信號Vrmp進一步供給到生成電路101的供給端子SPL。電容器cp5是用來調(diào)節(jié)斜坡信號Vrmp大小的電容器，并且具有電容值1C。換言之，電容器cp5的電容值等于具有二進制加權電容值的電容器cpO至cp4的組的最小電容值。從供給端子SPL輸出的比較信號Vcmp的值也隨斜坡信號Vrmp的值的改變而改變。
[0024]通過組合連接在供給端子SPL與基準電壓Vref之間的這組電容器以及斜坡信號Vrmp的值，比較信號Vcmp可以具有至少為接地電位GND并且最多為基準電壓Vref的任何值。
[0025]AD轉換器100還包括比較器CMP。比較器CMP將模擬信號Sin的值與比較信號Vcmp的值進行比較，并且根據(jù)比較結果輸出信號。通過電容器cp6將模擬信號Sin供給到比較器CMP的非反相端子，而將來自生成電路101的供給端子SPL的比較信號Vcmp供給至I批較器CMP的反相端子。因此，如果模擬信號Sin的值至少為比較信號Vcmp的值，則高(High)被輸出，而如果模擬信號Sin的值小于比較信號Vcmp的值,則低(Low)被輸出。盡管在這個示例中，在模擬信號Sin的值等于比較信號Vcmp的值的情況下高被輸出，但作為替代低可被輸出。電容器cp6將模擬信號Sin的值調(diào)節(jié)至其中能夠與比較信號Vcmp進行比較的范圍。為了簡化說明起見，這個實施例處理這樣的情況，其中模擬信號Sin的值至少為接地電位GND并且不大于基準電壓Vref，并且將具有與模擬信號Sin相同大小的信號供給到比較器CMP的非反相端子。
[0026]在圖1的示例中，盡管將模擬信號Sin供給到比較器CMP的非反相端子，并且將比較信號Vcmp供給到比較器CMP的反相端子，但其他配置可以是可行的(只要能夠進行模擬信號Sin的值與比較信號Vcmp的值之間的大小比較)。例如，可以將模擬信號Sin與比較信號Vcmp之間的差供給到比較器CMP的非反相端子，并且可以將接地電位GND供給到比較器CMP的反相端子。
[0027]AD轉換器100還包括開關sw5和sw6。當使這些開關sw5和sw6導通時,將接地電位GND供給到比較器CMP的非反相端子和反相端子，并且將比較器CMP復位。
[0028]比較器CMP還包括控制電路102和計數(shù)器103。將來自比較器CMP的比較結果供給到控制電路102?？刂齐娐?02基于比較結果生成數(shù)字信號Sout，并且從輸出端子OUT輸出數(shù)字信號Sout?？刂齐娐?02還將控制信號發(fā)送到開關swO至sw6以切換它們的狀態(tài)。計數(shù)器103按照來自控制電路102的指令開始計數(shù)，并且按照控制電路102的后續(xù)指令將目前的計數(shù)值返回給控制電路102。
[0029]接下來，將參考圖2的時序圖，描述AD轉換器100的AD轉換操作的原理。AD轉換器100執(zhí)行第一比較操作(以下稱為“逐次逼近”)，其中在逐次逼近時段(第一時段)中通過使用電容器CpO至cp4改變比較信號Vcmp來執(zhí)行二分查找,并且確定數(shù)字信號Sout的高5位。接著，AD轉換器100執(zhí)行第二比較操作(以下稱為“斜坡比較”)，其中在斜坡比較時段(第二時段)中通過使用斜坡信號Vrmp改變比較信號Vcmp來執(zhí)行與模擬信號Sin的比較，并且確定數(shù)字信號Sout的低9位。在圖2中，Vrmp表示斜坡信號Vrmp的值。斜坡信號Vrmp的值直至斜坡比較時段開始為止等于接地電位GND，并且在斜坡比較時段中單調(diào)地改變直至它等于基準電壓Vref為止。在圖2的示例中，斜坡信號Vrmp的值以固定速率增大，換言之，其在每單位時間內(nèi)增大相等的值。在AD轉換器100中，斜坡信號Vrmp的值在每時鐘周期內(nèi)增大Vref/29。因此，AD轉換器100可以在斜坡比較時段中執(zhí)行9位分辨率的模擬信號Sin與比較信號Vcmp之間的比較。換言之，因為控制電路102可以通過斜坡比較將包括模擬信號Sin的值的范圍縮窄至具有Vref/29寬度的范圍，所以它確定出與該范圍對應的數(shù)字值。
[0030]在這個實施例中，斜坡信號Vrmp的變化量等于基準電壓Vref。通過將這種斜坡信號Vrmp供給到AD轉換器100，將斜坡信號Vrmp供給于其上的電容器cp5的電容值可以這樣設定:使得其與二進制權重的電容值的比率為整數(shù)。在單片IC中，可以容易地配置具有整數(shù)比率權重(電容值)的電容器以使得AD轉換器100的配置是有利的，這是因為可以僅用電容器cp5的電容值來設定在斜坡比較中比較信號Vcmp的變化量。
[0031]在圖2中，swO至sw6表示由控制電路102供給到開關swO至sw6的控制信號值。當供給的控制信號為高時開關swO至sw4切換到端子B，而當控制信號為低時則切換到端子A。當供給的控制信號為高時使開關sw5和sw6導通，而當控制信號為低時則使其不導通。在圖2的下部，顯示了模擬信號Sin和比較信號Vcmp。在圖2中，作為示例，給出其中模擬信號Sin的值與十進制數(shù)字值3382 (二進制為00110100110110)對應的情況。
[0032]接下來，將按時間順序描述AD轉換器100的AD轉換操作。在準備時段中，控制電路102將供給到開關swO至sw4的控制信號設定為低,而將供給到開關sw5至sw6的控制信號設定為高。因此，將比較器CMP的非反相端子和反相端子復位成接地電位GND，并且使比較信號Vcmp的值等于接地電位GND。此后，控制電路102將供給到開關sw5和sw6的控制信號設定為低。在隨后的操作中，持續(xù)將模擬信號Sin供給到比較器CMP的非反相端子。
[0033]接下來，當逐次逼近時段開始時，控制電路102將供給到開關SW4的控制信號改變成高。因此，將開關sw4切換至端子B，并且通過在二進制權重中具有最大電容值的電容器cp4將基準電壓Vref供給到生成電路101的供給端子SPL。結果，比較信號Vcmp增大Vref/2且比較信號Vcmp的值變?yōu)榈扔赩ref/2?；诒容^器CMP的比較結果，控制電路102確定模擬信號Sin的值小于比較信號Vcmp的值(Vref/2),并且將供給到開關sw4的控制信號設定返回到低。結果，比較信號Vcmp的值返回到接地電位GND。這個比較結果表明數(shù)字信號Sout的MSB (在假定LSB是第O位的情況下即從LSB起的第13位)為O。
[0034]接下來，控制電路102將供給到開關SW3的控制信號改變成高。因此，通過在二進制權重中具有第二最大電容值的電容器cp3將基準電壓Vref供給到生成電路101的供給端子SPL。結果，比較信號Vcmp增大Vref/4且比較信號Vcmp的值變?yōu)榈扔赩ref/4。基于比較器CMP的比較結果，控制電路102確定模擬信號Sin的值小于比較信號Vcmp的值(Vref/4),并且將供給到開關sw3的控制信號設定返回到低。結果，比較信號Vcmp的值返回到接地電位GND。這個比較結果表明數(shù)字信號Sout的第12位為O。
[0035]接下來，控制電路102將供給到開關sw2的控制信號改變成高。因此，通過在二進制權重中具有第三大電容值的電容器cp2將基準電壓Vref供給到生成電路101的供給端子SPL。結果，比較信號Vcmp增大Vref/8并且比較信號Vcmp的值變成等于Vref/8?；诒容^器CMP的比較結果，控制電路102確定模擬信號Sin的值大于比較信號Vcmp的值(Vref/8)，并且保持供給到開關sw2的控制信號為高。結果，比較信號Vcmp的值保持在Vref/8。這個比較結果表明數(shù)字信號Sout的第11位為I。
[0036]接下來，控制電路102將供給到開關swl的控制信號改變成高。因此，通過cp2以及在二進制權重中具有第四最大電容值的電容器cpl將基準電壓Vref供給到生成電路101的供給端子SPL。結果，比較信號Vcmp增大Vref/16并且比較信號Vcmp的值變成等于Vref*3/16?；诒容^器CMP的比較結果，控制電路102確定模擬信號Sin的值大于比較信號Vcmp的值(Vref*3/16)，并且保持供給到開關swl的控制信號為高。結果，比較信號Vcmp的值保持在Vref*3/16。這個比較結果表明數(shù)字信號Sout的第10位為I。
[0037]最后，控制電路102將供給到開關swO的控制信號改變成高。因此,通過cpl、cp2以及在二進制權重中具有第五最大電容值的電容器cpO，將基準電壓Vref供給到生成電路101的供給端子SPL。結果，比較信號Vcmp增大Vref/32并且比較信號Vcmp的值變成等于Vref*7/320基于比較器CMP的比較結果，控制電路102確定模擬信號Sin的值小于比較信號Vcmp的值(Vref*7/32)，并且將供給到開關swO的控制信號返回到低。結果，比較信號Vcmp的值返回到Vref*3/16。這個比較結果表明數(shù)字信號Sout的第9位為O。
[0038]作為上述逐次逼近的結果，控制電路102可以將包括模擬信號Sin的值的范圍縮窄到在至少Vref*3/16至小于Vref*7/32之間的范圍。結果，控制電路102確定數(shù)字信號Sout的高位為00110。換言之，控制電路102指定出數(shù)字信號Sout的值包括在以二進制計至少為00110000000000并且不大于00110111111111的范圍內(nèi)。因此，在接著執(zhí)行的斜坡比較中，AD轉換器100根據(jù)縮窄后的范圍確定數(shù)字信號Sout的值。
[0039]當斜坡比較開始時，斜坡信號Vrmp開始增大?？刂齐娐?02使計數(shù)器103從斜坡信號Vrmp的增大開始時開始計數(shù)。響應于來自控制電路102的請求，斜坡信號Vrmp的供給源可以開始增大斜坡信號Vrmp，或可以在預定的定時處開始而不接收該請求。當斜坡信號Vrmp從接地電位GND改變成基準電壓Vref時，比較信號Vcmp的值也從Vref*3/16改變成Vref*7/32。當來自比較器CMP的輸出翻轉時控制電路102從計數(shù)器103獲得計數(shù)值。此計數(shù)值與通過從模擬信號Sin的值中減去Vref*3/16而得到的值對應，并且在圖2的示例中，它是100110110(以二進制計)。該值與數(shù)字信號Sout的低位一致。通過斜坡比較，控制電路102可以進一步縮窄包括模擬信號Sin的值的范圍?？刂齐娐?02獲得與進一步縮窄后的范圍對應的數(shù)字值，確定與模擬信號Sin的值對應的數(shù)字值為3382，并且從輸出端子OUT輸出該值。
[0040]如上所述，由于通過逐次逼近AD轉換器100確定數(shù)字信號Sout的高位，所以與通過斜坡比較確定所有數(shù)位的AD轉換器相比較可以縮短AD轉換所需要的時間。而且，由于使用具有二進制加權電容值的一組電容器進行逐次逼近，所以可以減小用于逐次逼近的電路尺寸。盡管上述示例涉及其中斜坡信號Vrmp單調(diào)地增大的情況，但斜坡信號Vrmp也可以單調(diào)地減小。在這種情況下，比較信號Vcmp從通過逐次逼近縮窄后的范圍的上限單調(diào)地減小到下限。
[0041]接下來，將參考圖8，描述根據(jù)一實施例的固態(tài)成像裝置800的示例性配置。固態(tài)成像裝置800可以具有圖8中所示的組件。像素陣列801以陣列方式設有多個像素802。垂直掃描電路803逐行掃描像素802并且控制將像素信號輸出到由一列像素共享的垂直信號線路上的定時。放大器804將來自垂直信號線路的信號放大，并且將它輸出給AD轉換器805。例如，放大器804是可變增益放大器。AD轉換器805是本說明書中描述的AD轉換器100,300和600中的一個。AD轉換器805將放大器804供給的模擬像素信號轉換成數(shù)字像素信號并且將它存儲在存儲器806中。基準電壓生成電路807將基準電壓Vref供給到AD轉換器805，而斜坡信號生成電路808將斜坡信號Vrmp供給到AD轉換器805。控制單元809為固態(tài)成像裝置800的每個組件供給時鐘信號和控制信號。
[0042]在固態(tài)成像裝置800中，通常通過像素放大器(例如像素源極跟隨器)輸出來自像素802的信號。在這種情況下，像素802輸出作為模擬信號的、與像素復位電平對應的基準信號以及包括在電荷已經(jīng)從光電轉換元件轉移之后的圖像信息的圖像信號。在這個實施例中，AD轉換器805分別對基準信號以及圖像信號執(zhí)行AD轉換，并且獲得這兩種信號之間的差。以此方式，執(zhí)行用于減小像素802特有的固定模式噪聲的⑶S (相關雙采樣)操作，并且同時AD轉換器805特有的固定模式噪聲被減小。
[0043]在通過對基準信號執(zhí)行AD轉換而獲得的數(shù)字信號中，AD轉換器805特有的固定模式噪聲(偏移)被疊加到其上。類似地，在通過對圖像信號執(zhí)行AD轉換而獲得的數(shù)字信號中，AD轉換器805特有的偏移被疊加到其上。因此，通過取得這兩種數(shù)字信號之間的差，可以同時減小像素特有的固定模式噪聲以及AD轉換器805特有的固定模式噪聲。
[0044]與圖像信號值相比較，基準信號值小。因此，AD轉換器805對圖像信號執(zhí)行上述整個AD轉換操作，而對基準信號省略一部分AD轉換操作。例如，假設AD轉換器805是AD轉換器100。當AD轉換器100對基準信號執(zhí)行AD轉換時，控制電路102可以省略逐次逼近，并且可以僅執(zhí)行斜坡比較。具體地，可以這樣:控制電路102不執(zhí)行逐次逼近，并且確定模擬信號Sin包括在通過逐次逼近縮窄后的最小范圍(至少為O并且小于Vref/32)內(nèi)，并且斜坡比較可在該范圍內(nèi)執(zhí)行。并且在完成斜坡比較之后，控制電路102確定數(shù)字值(假定通過逐次逼近確定的高位都是O)。因此，可以縮短逐次逼近所需要的時間。而且，AD轉換器100可以僅執(zhí)行一部分逐次逼近操作。例如，初步假定通過使用電容器cp2-cp4確定的高3位為0，則可以使用電容器cpl從第4最高有效位開始逐次逼近。經(jīng)歷AD轉換的基準信號的范圍可以適當?shù)卦O計，這取決于像素802的特性等。
[0045]此外，考慮了這種情況，即如果AD轉換器805是AD轉換器100，并且對基準信號執(zhí)行AD轉換，則控制電路102省略逐次逼近并且僅執(zhí)行斜坡比較。并且，假設計數(shù)器103具有在向上計數(shù)與向下計數(shù)之間切換的功能。在這種情況下，當對基準信號執(zhí)行AD轉換時控制電路102可以使計數(shù)器103遞減，而當對圖像信號執(zhí)行AD轉換時可以使計數(shù)器103遞增。因此，作為從AD轉換器100輸出的數(shù)字圖像信號，將通過減去基準信號獲得的值輸出。以此方式，由于AD轉換器100自動地執(zhí)行CDS功能，所以可以減小由電容器變化等引起的AD轉換器的轉換誤差，并且另外縮短從圖像信號中減去基準信號的時間。
[0046]在此，盡管對作為示例的固態(tài)成像裝置給出說明，但對于固態(tài)成像裝置沒有限制，并且通過從其中信號分量被疊加在基準信號上的信號的AD轉換結果減去由信號源供給的基準信號的AD轉換結果，可以減小由AD轉換器的特性引起的偏移。具體地，在如在固態(tài)成像裝置800中那樣的其中為每列像素設置AD轉換器的配置中，因為AD轉換器之間偏移的差異在獲得的圖像中表現(xiàn)為條形噪聲，所以其有效地減小AD轉換器的偏移。
[0047]接下來，將描述根據(jù)本發(fā)明的另一個實施例的AD轉換器。在前面的實施例中，使用與像素復位電平對應的基準信號，以及包括在電荷已經(jīng)從光電轉換元件轉移之后的圖像信息的圖像信號，減小AD轉換器的偏移。在這個實施例中，通過使用來自放大器的輸出來減小AD轉換器的偏移。在此，描述其中在圖8的固態(tài)成像裝置800中放大器804是電容反饋型放大器的情況。
[0048]圖10示出根據(jù)實施例的放大器的示例性配置。在圖10中，放大器804包括運算放大器0P，輸入電容Cin，反饋電容器Cf，以及復位開關Swr。通過使輸入電容器Cin的電容值和反饋電容器Cf的電容值中至少一個可變，放大器804的增益可以是可變的。
[0049]圖11是示出圖10中的放大器804的示例性操作的時序圖。首先，將信號CpR設定為高以導通復位開關Swr。因此，將反饋電容器Cf的兩個電極復位至Vref。在這個時段中，像素被復位情況下的像素信號被輸入到放大器804中。接下來，使用在信號φΙΙ設定為低的情況下的放大器804的輸出作為基準信號來執(zhí)行AD轉換(AD轉換I)。
[0050]在對基準信號執(zhí)行的AD轉換完成之后，像素的圖像信號被輸入到放大器804中。因此，通過輸入電容Cin減小了由像素引起的噪聲，并且從放大器804輸出放大后的圖像信號。對作為圖像信號的放大器804的輸出執(zhí)行AD轉換(AD轉換2)。
[0051]接下來，通過取得在AD轉換I中獲得的數(shù)字信號與在AD轉換2中獲得的數(shù)字信號之間的差，可以減小AD轉換器特有的偏移。取得差的方法可以是利用在前述實施例中描述的能夠在向上計數(shù)與向下計數(shù)之間切換的計數(shù)器的方法。
[0052]以下將參考圖3，描述根據(jù)另一實施例的AD轉換器300的示例性電路配置。AD轉換器300與上述AD轉換器100的不同之處在于:它具有替代生成電路101和控制電路102的生成電路301和控制電路302。下面，集中在與AD轉換器100的差異來描述AD轉換器300。AD轉換器300以13位分辨率將模擬信號Sin轉換成數(shù)字信號Sout。換言之，它輸出至少為O并且不大于213-1的整數(shù)作為與模擬信號Sin的值(模擬值)對應的數(shù)字信號Sout(數(shù)字值)。如果AD轉換器以高速操作，則由于穩(wěn)定不足等比較器可能誤判。甚至在其中比較器CMP誤判的情況下，根據(jù)這個實施例的AD轉換器300也執(zhí)行正確的AD轉換。
[0053]除了生成電路101的元件之外，生成電路301還包括電容器cpa和開關swa。電容器cpa的電極之一連接到生成電路301的供給端子SPL,而另一個電極連接到開關swa。開關swa的一端連接到電容器cpa,而另一端在端子A與端子B之間切換。將接地電位GND供給到端子A而將基準電壓Vref供給到端子B。當開關swa切換至端子A時，接地電位GND供給到電容器cpa,而當開關swa切換至端子B時,基準電壓Vref供給到電容器cpa。電容器cpa的電容值為C/2。換言之，電容器cpa的電容值為具有二進制加權電容值的電容器cpO至cp4的組的最小電容值的一半。此外，在生成電路301中的電容器cp5的電容值為2C。換言之，電容器cp5的電容值與具有二進制加權電容值的電容器cpO至cp4的組的第二最小電容值相同。
[0054]接下來，將參考圖4和圖5的時序圖，描述AD轉換器300的AD轉換操作的一個示例。同樣在圖4和圖5中，與圖2中類似，斜坡信號Vrmp的值直至斜坡比較時段開始為止等于接地電位GND，并且在斜坡比較時段中單調(diào)地改變直至它變成等于基準電壓Vref為止。同樣，在AD轉換器300中，斜坡信號Vrmp的值每時鐘周期增大Vref/29。因此，AD轉換器300可以在斜坡比較時段中在模擬信號Sin和比較信號Vcmp之間執(zhí)行9位分辨率的比較。在圖4和5中，swa示出由控制電路302供給到開關swa的控制信號值。當供給的控制信號為高時，開關swa切換至端子B，而當控制信號為低時，則切換至端子A。
[0055]首先，將參考圖4，描述其中比較器CMP并未誤判的情況的示例。在圖4中，作為示例給出其中模擬信號Sin的值與十進制數(shù)字值1718 (二進制為0011010110110)對應的情況。在準備時段，控制電路302將供給到開關swO至sw4的控制信號設定為低，而將供給到開關swa、sw5和sw6的控制信號設定為高。因此，比較器CMP的非反相端子和反相端子復位至接地電位GND，并且使比較信號Vcmp的值等于接地電位GND。接著，控制電路302將供給到開關sw5和sw6的控制信號設定為低。在隨后的操作中，將模擬信號Sin繼續(xù)供給到Sin比較器CMP的非反相端子。此外，在逐次逼近時段中比較電路302保持供給到開關swa的控制信號為高。
[0056]接下來，執(zhí)行逐次逼近時段的操作。因為由AD轉換器300執(zhí)行的逐次逼近與AD轉換器100的相同，所以省去對它的說明。在逐次逼近完成之后，控制電路302將包括模擬信號Sin的值的范圍縮窄至在至少Vref*3/16至小于Vref*7/32之間的范圍(由箭頭401指示的范圍)。換言之，控制電路302確定數(shù)字信號Sout的高位為00110。然而，如果在逐次逼近過程中比較器CMP誤判，則模擬信號Sin的值可能不包括在這個范圍內(nèi)。因此，控制電路302在比這個范圍更大的范圍內(nèi)執(zhí)行斜坡比較。具體地，它將模擬信號Sin的值與如下比較信號Vcmp的值進行比較，該比較信號Vcmp在與通過逐次逼近確定的范圍相比在兩端處寬Vref/64的范圍內(nèi)(即至少Vref*ll/64至小于Vref*15/64的范圍(由箭頭402指示的范圍))改變。換言之，為了校正誤判，控制電路302將數(shù)字信號Sout的值縮窄到在以二進制計至少0010110000000至不大于0011101111111的范圍內(nèi)。為了在這個范圍內(nèi)執(zhí)行比較，在完成逐次逼近之后，控制電路302將供給到開關swa的控制信號切換至低。結果，供給到開關swa的電壓由基準電壓Vref切換至接地電位GND,并且比較信號Vcmp減小Vref/64至 Vref*ll/64。
[0057]當斜坡比較時段開始時，比較信號Vcmp隨著斜坡信號Vrmp增大而從Vref*ll/64起增大。由于在AD轉換器300中電容器cp5的電容值為2C，所以當斜坡信號增大Vref時，比較信號Vcmp增大Vref/16。因此，在斜坡比較時段中，比較信號Vcmp從Vref*ll/64變到Vref*15/64。在圖4的示例中，當來自比較器CMP的輸出翻轉時的計數(shù)值與通過從模擬信號Sin的值中減去Vref*ll/64而得到的值對應，并且是100110110 (二進制)。這樣，控制電路302通過執(zhí)行以下計算來確定數(shù)字信號Sout。
[0058]數(shù)字值=(高位)*256-128+ (低位)
[0059]在此，高位是通過逐次逼近確定的值，并且對于圖4的示例為十進制的6?！?256”是指將高位向左移動8位的運算?！?28”與通過在完成逐次逼近之后減去比較信號Vcmp的值而得到的值(Vref/64)對應。“低位”是通過斜坡比較確定的，并且在圖4的示例中為十進制的310。因此，在圖4的示例中，6*256-128+310=1718是確定的數(shù)字值。
[0060]接下來，將參考圖5，描述其中比較器CMP發(fā)生誤判的示例性情況。在圖5中，如圖4中一樣，描述其中模擬信號Sin的值與十進制數(shù)字值1718 (二進制為0011010110110)對應的示例性情況。因為對于準備時段的說明與圖4的相同，所以將其省略。
[0061]假設當在逐次逼近中控制電路302將供給到開關swO的控制信號變成高時比較器CMP發(fā)生誤判。換言之，即使模擬信號小于比較信號Vcmp的值(Vref*7/32)，比較器CMP也輸出翻轉結果。因此，基于比較器CMP的比較結果，控制電路302確定模擬信號Sin的值大于比較信號Vcmp的值(Vref*7/32)，并且保持供給到開關swO的控制信號為高。因此，比較信號Vcmp的值保持在Vref*7/32。這個比較結果表明數(shù)字信號Sout的第10最低有效位為1
[0062]在完成逐次逼近之后，控制電路302將包括模擬信號Sin的值的范圍縮窄至在至少Vref*7/32至小于Vref/4之間的范圍(由箭頭501指示的范圍)。換言之，控制電路302確定數(shù)字信號Sout的高位為00111。然而，由于在逐次逼近中比較器CMP發(fā)生誤判，所以模擬信號Sin的值并不包括在這個范圍內(nèi)。由于根據(jù)這個實施例的AD轉換器300中的控制電路302在比這個范圍更大的范圍內(nèi)執(zhí)行斜坡比較，所以該誤判可以被校正。具體地，它將模擬信號Sin的值與如下比較信號Vcmp的值進行比較，該比較信號Vcmp在與通過逐次逼近確定的范圍相比在兩端處寬Vref/64的范圍(即至少Vref*13/64至小于Vref*17/64(由箭頭502指示的范圍))內(nèi)改變。換言之，為了校正誤判，控制電路302將數(shù)字信號Sout的值縮窄到在以二進制計至少0011010000000至不大于0100001111111的范圍內(nèi)。為了在這個范圍內(nèi)執(zhí)行比較，在完成逐次逼近之后，控制電路302將供給到開關swa的控制信號切換成低。結果，供給到開關swa的電壓從基準電壓Vref切換成接地電位GND，并且比較信號Vcmp 的值減小 Vref/64 至 Vref*13/64。
[0063]當斜坡比較時段開始時，比較信號Vcmp隨著斜坡信號Vrmp增大而從Vref*13/64起增大。由于在AD轉換器300中電容器cp5的電容值為2C，所以當斜坡信號增大Vref時，比較信號Vcmp增大Vref/16。因此，在斜坡比較時段中比較信號Vcmp的值從Vref*13/64變到Vref*17/64。當來自比較器CMP的輸出翻轉時的計數(shù)值與通過從模擬信號Sin的值減去Vref*13/64而得到的值對應，并且在圖4的示例中為000110110 (二進制)。這樣，通過執(zhí)行與上述相同的計算，控制電路302確定數(shù)字信號Sout，并且確定7*256-128+54=1718為數(shù)字值。這個值等于如圖4中描述的在不發(fā)生誤判時的值。
[0064]如上所述，AD轉換器300具有如下優(yōu)點:它能夠校正比較器CMP的誤判，以及上述AD轉換器100的優(yōu)點。在前面的示例中，斜坡比較的比較范圍設定為與通過逐次逼近確定的范圍相比在兩端處皆寬Vref/64的范圍。因此，AD轉換器300可以容許比較器CMP的具有小于Vref/64的誤差的誤判。雖然可以通過在斜坡比較中使比較范圍更寬來容許更大范圍的誤差，但是AD轉換的分辨率降低或者需要更長時間來進行斜坡比較。因此，斜坡比較中的比較范圍可以設定為通過逐次逼近縮窄的范圍的兩倍(如在上述示例中那樣)，或可以設定為小于兩倍。而且，盡管在上述示例中，比較范圍在兩端處加寬相同的量，但是這兩個寬度可以不同，或可以加寬上側或下側中僅一個。
[0065]接下來，將參考圖6，描述根據(jù)另一個實施例的AD轉換器600的示例性電路配置。AD轉換器600與上述AD轉換器100的不同之處在于:它具有替代生成電路101和控制電路102的生成電路601和控制電路602。下面，集中在與AD轉換器100的差異描述AD轉換器600。AD轉換器600將模擬信號Sin轉換成9位分辨率的數(shù)字信號Sout。換言之，它輸出至少為O并且不大于29-1的整數(shù)作為與模擬信號Sin的值(模擬值)對應的數(shù)字信號Sout(數(shù)字值)。在通過斜坡比較縮窄包括模擬信號Sin的值的范圍之后，AD轉換器600執(zhí)行逐次逼近以確定數(shù)字信號Sout。
[0066]除了生成電路101的組件之外，生成電路601還包括電容器cph和開關swh。開關swh連接在電容器cp5和斜坡信號Vrmp之間。電容器cph的電極之一連接到開關swh和電容器cp5之間的節(jié)點，而另一個電極供給有接地電位GND。電容器cph的電容值為64C。換言之，電容器cph的電容值比具有二進制加權電容值的電容器cpO至cp4的組的最大電容值大四倍。
[0067]下面，將參考圖7中的時序圖，描述AD轉換器600的AD轉換操作的示例。斜坡信號Vrmp的值直至斜坡比較時段開始為止等于接地電位GND，并且在斜坡比較時段中以恒定速率從基準電壓Vref單調(diào)地改變到接地電位GND。在圖7的示例中，斜坡信號Vrmp線性減小。在AD轉換器600中，斜坡信號Vrmp的值每時鐘周期減小Vref/24。因此，在斜坡比較時段中，AD轉換器600能夠以4位分辨率執(zhí)行模擬信號Sin與比較信號Vcmp之間的比較。結果，可以將包括模擬信號Sin的值的范圍縮窄至具有Vref/24寬度的范圍。在圖7中，swh指示由控制電路602供給到開關swh的控制信號的值。當供給的控制信號為高時開關swh變成導通的，而當控制信號為低時則變成不導通的。
[0068]下面，將按時間順序描述AD轉換器600的AD轉換操作。在準備時段中，控制電路602將供給到開關swO至sw4的控制信號設定為低,而將供給到開關swh、sw5和sw6的控制信號設定為高。因此，比較器CMP的非反相端子和反相端子復位至接地電位GND，并且使比較信號Vcmp的值等于接地電位GND。此后，控制電路602將供給到開關sw5和sw6的控制信號設定為低。在隨后操作中，將模擬信號Sin繼續(xù)供給到比較器CMP的非反相端子。而且，從斜坡比較時段開始起，控制電路602將供給到開關swh的控制信號保持為高。
[0069]當斜坡比較時段開始時，在增大到Vref之后，斜坡信號Vrmp開始減小。從斜坡信號Vrmp的減小開始，控制電路602使計數(shù)器103開始計數(shù)。在斜坡信號Vrmp從基準電壓Vref變到接地電位GND的同時，比較信號Vcmp的值從基準電壓Vref起每時鐘周期(每單位時間間隔)減小Vref/16 (由箭頭701指示的范圍)?？刂齐娐?02獲得當來自比較器CMP的輸出翻轉時來自計數(shù)器103的計數(shù)值，并且將供給到開關swh的控制信號切換成低。因此，此時刻的比較信號Vcmp的值被電容器cph取樣。獲得的計數(shù)數(shù)字與數(shù)字信號Sout的高位對應。此外，控制電路602可以將包括模擬信號Sin的值的范圍縮窄至由箭頭702指示的范圍。因此，在隨后的逐次逼近中，通過使用電容器cpO至cp4執(zhí)行二分查找，控制電路602確定數(shù)字信號Sout的低位。
[0070]如上所述，同樣，以與AD轉換器100類似的方式，AD轉換器600可以減小用于執(zhí)行逐次逼近的電路規(guī)模，并且縮短AD轉換所需要的時間。而且，以與AD轉換器300類似的方式，通過在憑借添加電容器cpa和開關swa來擴大被斜坡比較縮窄的范圍之后進行逐次逼近，AD轉換器600可以確定數(shù)字信號Sout的值。因此，甚至在其中在斜坡信號Vrmp的值與模擬信號Sin的值之間的比較中比較器CMP發(fā)生誤判的情況下，也在隨后的逐次逼近中校正誤判。
[0071]類似于AD轉換器100或300，AD轉換器600也可以用于固態(tài)成像裝置。在其中AD轉換器600對基準信號執(zhí)行AD轉換的情況下，控制電路602可以跳過斜坡比較，并且可以僅執(zhí)行逐次逼近。具體地，在不執(zhí)行斜坡比較的情況下，控制電路602可以確定模擬信號Sin包括在被逐次逼近縮窄的最小范圍(即至少O至小于Vref/16)內(nèi)。而且，它可以在這個范圍內(nèi)執(zhí)行逐次逼近。在完成逐次逼近之后，控制電路602然后確定數(shù)字值(假定由斜坡比較確定的高位都為O)。因此，可以縮短逐次逼近所需要的時間。而且，AD轉換器600可以執(zhí)行斜坡比較的一部分。例如，比較信號Vcmp的單調(diào)減小可以從Vref/4開始，并且可以通過斜坡比較確定高位。在這種情況下，預先假定數(shù)字值的前兩位為O。
[0072]接下來，將參考圖9，描述基準電壓生成電路807以及斜坡信號生成電路808的示例性電路配置。如圖9所示，斜坡信號生成電路808具有擁有二進制加權操縱性能(drivability)的多個p溝道晶體管ptO至ptn。將來自偏壓塊的預先確定的電壓BIAS施加到P溝道晶體管PtO至ptn的柵極。P溝道晶體管ptO至ptn通過相應的開關sbO至sbn連接到電阻元件rtl。流過電阻元件rtl的電流值根據(jù)被使得導通的開關sbO至sbn的組合而改變。通過電阻元件rtl將電流值轉換成電壓，并且輸出該電壓作為斜坡信號Vrmp。通過由計數(shù)器cnt導通和關斷開關sbO至sbn來生成適時地改變預先確定的量的斜坡信號Vrmp0
[0073]基準電壓生成電路807具有P溝道晶體管ptr和電阻元件rt2。也將電壓BIAS施加到P溝道晶體管Ptr上,并且通過電阻元件rt2將流過P溝道晶體管ptr的電流轉換成電壓，并且將該電壓供給到運算放大器0P。運算放大器OP充當電壓跟隨器，并且輸出基準電壓Vref。通過調(diào)節(jié)P溝道晶體管ptr的權重,可以使斜坡信號Vrmp的變化量(振幅)等于基準電壓Vref的值。
[0074]盡管已參照示例性實施例對本發(fā)明執(zhí)行了描述，但是將會明了，本發(fā)明不限于所公開的示例性實施例。所附權利要求的范圍與最寬的解釋一致，以包括所有這些修改以及等同結構和功能。
【權利要求】
1.一種固態(tài)成像裝置，包括:配置成將模擬值轉換成數(shù)字值的AD轉換器，以及配置成將模擬信號供給到AD轉換器的具有多個像素的像素陣列， 其中，AD轉換器包括: 生成電路，生成電路包括具有二進制加權電容值的多個電容器以及配置成從所述多個電容器中選擇至少一個電容器的開關電路，生成電路被配置成根據(jù)由開關電路選擇的所述至少一個電容器的合成電容值來生成比較信號； 比較器電路，配置成將模擬值與比較信號的值進行比較； 控制電路，配置成執(zhí)行用于通過執(zhí)行二分查找來縮窄包括模擬值的范圍的第一比較操作，其中，通過基于比較器電路的比較結果改變合成電容值來改變比較信號的值，并且所述控制電路配置成執(zhí)行用于基于在比較信號以恒定速率改變的時段期間的比較器電路的比較結果來縮窄包括模擬值的范圍的第二比較操作， 其中，控制電路通過執(zhí)行第一比較操作和第二比較操作中的一個作為前比較操作、然后在通過前比較操作縮窄后的范圍內(nèi)執(zhí)行第一比較操作和第二比較操作中的另一個作為后比較操作來確定數(shù)字值，并且 像素陣列將與像素的復位電平對應的基準信號以及具有圖像信息的圖像信號供給到AD轉換器，并且 AD轉換器被配置成當基準信號被供給時執(zhí)行后比較操作而不執(zhí)行前比較操作。
2.根據(jù)權利要求1所述的固態(tài)成像裝置， 其中，控制電路從比通過前比較操作縮窄后的范圍寬的范圍開始后比較操作。
3.根據(jù)權利要求2所述的固態(tài)成像裝置， 其中，控制電路從具有不大于通過前比較操作縮窄后的范圍的兩倍的寬度的范圍開始后比較操作。
4.根據(jù)權利要求1所述的固態(tài)成像裝置， 其中，控制電路執(zhí)行第一比較操作來縮窄包括模擬值的范圍，并且通過基于縮窄后的范圍執(zhí)行第二比較操作來確定數(shù)字值。
5.根據(jù)權利要求1所述的固態(tài)成像裝置， 其中，控制電路執(zhí)行第二比較操作來縮窄包括模擬值的范圍，并且通過基于縮窄后的范圍執(zhí)行第一比較操作來確定數(shù)字值。
6.根據(jù)權利要求1所述的固態(tài)成像裝置， 其中，生成電路通過利用合成電容值轉換基準電壓來生成比較信號，并且通過將斜坡信號添加到比較信號來改變比較信號，并且 在第二比較操作期間，斜坡信號的變化量等于基準電壓。
【文檔編號】H03M1/12GK103516365SQ201310240109
【公開日】2014年1月15日 申請日期:2013年6月18日 優(yōu)先權日:2012年6月22日
【發(fā)明者】吉田大介 申請人:佳能株式會社