專利名稱：：一種fpga芯片的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及集成電路
技術(shù)領(lǐng)域：
，尤其涉及一種基于石茲隧道結(jié)的現(xiàn)場可編程門陣列芯片。
背景技術(shù)：
：FPGA現(xiàn)場可編程門陣列，是一種可編程器件，設(shè)計人員可利用軟件工具快速開發(fā)、仿真和測試。FPGA提供了高邏輯密度、豐富的特性，被廣泛應(yīng)用，如數(shù)據(jù)處理和存儲，以及儀器儀表、電信和數(shù)字信號處理等，具有開發(fā)周期短、可靠性高等優(yōu)點。目前，傳統(tǒng)的基于SRAM的FPGA是目前市場上最常用的品種。如圖l所示基于SRAM存儲器的FPGA的基本結(jié)構(gòu)，其中包含3x3的邏輯單元CLB、數(shù)據(jù)通道、輸入模塊，通過控制邏輯單元CLB的連接方式和工作狀態(tài)，從而完成FPGA整體工作性能的分配。每次工作時，通過FPGA中的輸入模塊，將SRAM存儲器中的數(shù)據(jù)讀入CLB中。由于采用SRAM作為存儲元件，每次加電啟動的時候，都需要通過外部讀取數(shù)據(jù)。在有供電時，SRAM能夠保存存儲內(nèi)容，但是一旦斷電關(guān)機(jī)后，SRAM中存儲的內(nèi)容也會自動消失。所以，當(dāng)FPGA斷電后重啟時，需要從外部接口重新讀入SRAM的存儲內(nèi)容，只有當(dāng)SRAM中的寫入狀態(tài)完成后，F(xiàn)PGA中的內(nèi)部狀態(tài)寄存器的狀態(tài)才能確定下來，重新恢復(fù)到上次斷電前的狀態(tài)，然后FPGA才能重新開始正常工作，所以啟動時間都比4交長。以下，本發(fā)明中用到的專業(yè)術(shù)語及縮略MTJ:MagneticTunnelJunction磁隨道結(jié)器件；MRAM:MagnetoresistiveRandomAccessMemory磁阻式隨機(jī)存儲器；FPGA:FieldProgrammableGateArray現(xiàn)場可編程門陣列，一種可編程芯片；SRAM:StaticRAM靜態(tài)隨才幾存儲器；CLB:ConfigurableLogicBlock可編程邏輯單元。
發(fā)明內(nèi)容鑒于上述現(xiàn)有技術(shù)所存在的問題，本發(fā)明的目的是提供一種基于MRAM的FPGA芯片，MR認(rèn)中的MTJ能夠記憶起斷電前的數(shù)據(jù)狀態(tài)，使FPGA的再次啟動速度快。本發(fā)明的目的是通過以下技術(shù)方案實現(xiàn)的一種FPGA芯片，其包括多個邏輯單元，該邏輯單元包括MRAM存儲器，多個MRAM構(gòu)成了邏輯陣列。其中，該MRAM存儲器包括MTJ以及與其連接的MOS場效應(yīng)管，該MTJ具有固定磁層、薄絕緣隧道隔離層和自由磁層。其中，該MTJ與一個運算放大器的正向輸入端連接，該運算放大器的負(fù)向輸入端連接一個參考電阻。其中，該參考電阻的阻值介于該MTJ的高、低電阻值之間。其中，該MTJ的低電阻是MTJ自由磁層的磁矩方向與固定磁層的磁矩方向平4亍時，MTJ具有的電阻。其中，該MTJ的高電阻是自由磁層的磁矩方向與固定磁層的磁矩方向反向平4亍時，MTJ具有的電阻。由上述本發(fā)明提供的技術(shù)方案可以看出，本發(fā)明是基于MRAM的FPGA芯片，MTJ中的數(shù)據(jù)以一種磁性狀態(tài)存儲，不會像電荷那樣會隨著時間而泄漏，因此在斷電的情況下，磁化方向不再變化，數(shù)據(jù)就可以得到保持；并且在上電時，通過測量MTJ電阻來感應(yīng)存儲的數(shù)據(jù)狀態(tài)，自動將狀態(tài)"記憶"起來，F(xiàn)PGA快速恢復(fù)上次斷電前的狀態(tài)，進(jìn)入正常工作，縮短了啟動時間。圖1為現(xiàn)有技術(shù)的基于SRAM的FPGA器件結(jié)構(gòu)示意圖；圖2為本發(fā)明的基本型MRAM存儲器剖面結(jié)構(gòu)示意圖；圖3為本發(fā)明的FPGA芯片結(jié)構(gòu)示意圖；圖4為本發(fā)明的FPGA芯片中MRAM與運算放大器的連接結(jié)構(gòu)示意圖；圖5為圖4中運算放大器的結(jié)構(gòu)示意圖；圖6為發(fā)明的FPGA芯片管腳分配示意圖。具體實施方式如圖3所示，一種FPGA芯片，包括控制器、輸入/輸出單元、多個邏輯單元組成的邏輯陣列和數(shù)據(jù)通道，通過控制邏輯單元的連接方式和工作狀態(tài)，從而完成FPGA整體工作性能的分配。該邏輯單元包括基于MTJ的MRAM，多個MRAM構(gòu)成了交叉排列的邏輯陣列(圖中邏輯單元的數(shù)量只是示意性的，不應(yīng)做限定性解釋)，位線和數(shù)字線橫跨多個邏輯單元，位線和數(shù)字線的交叉結(jié)構(gòu)可以使每個邏輯單元都能夠方便地得到訪問。FPGA芯片的邏輯單元由MTJ器件實現(xiàn)，通過控制MTJ的阻值大小實現(xiàn)其邏輯功能，從而完成FPGA整體工作性能的分配。如圖2所示，基于MTJ的MRAM，其采用集成電路工藝把一個MTJ和一個N溝道MOS場效應(yīng)管在芯片加工而成。即該MRAM為基本型。MTJ具有固定磁層1、薄絕緣隧道隔離層2和自由》茲層3;該MTJ的自由》茲層1連^妻有金屬位線BL1;該MTJ的固定磁層3連接有MOS場效應(yīng)管4(MOSFET),M0S場效應(yīng)管4包括在P型硅襯底上制成兩個高摻雜濃度的源擴(kuò)散區(qū)N+和漏擴(kuò)散區(qū)N+,再分別引出源極S(Source)和漏極D(Drain)，以及金屬6、金屬7、氧化物Si02;該M0S場效應(yīng)管4的柵極連接有字線WL1;該MTJ的下方設(shè)置有數(shù)字線DL1;該字線WL1和該凄t字線DLH殳置成列；該位線BL1設(shè)置成行；該MTJ和該數(shù)字線DL1通過該M0S場效應(yīng)管4的Si0層形成了電隔離。由圖2中可知，在MTJ存儲器讀出數(shù)據(jù)和寫入數(shù)據(jù)的過程中都要用到位線DL1，MTJ中自由磁層3的磁化由相互垂直的位線BL1和數(shù)字線DL1中的電流脈沖共同來決定。磁化過程中，如圖中旋向箭頭所示，一根線提供MTJ易磁化方向的磁場，另一根線提供MTJ難磁化方向的磁場，在兩根線交叉處就產(chǎn)生了一個磁場的峰值，這個峰值會超過MTJ自由磁層3的開關(guān)閾值，從而使MTJ自由磁層3的磁化反向，發(fā)生反轉(zhuǎn)。固定磁層l的磁矩方向是固定不變的，當(dāng)MTJ自由磁層3的磁矩方向與固定磁層1的磁矩方向反向平行，MTJ具有高電阻(邏輯值1)，當(dāng)MTJ自由磁層3的磁矩方向與固定磁層1的磁矩方向平行時，MTJ具有低電阻(邏輯值0)。當(dāng)數(shù)據(jù)寫入MTJ時，字線WL1控制M0S場效應(yīng)管4的漏極S與源極D截止，位線BL1和數(shù)字線DL1同時有電流流過，電流通過相互垂直的位線BL1和H字線DLI在每一個交叉處所產(chǎn)生的兩個直交的磁場來進(jìn)行數(shù)據(jù)的寫入。當(dāng)讀出數(shù)據(jù)時，字線WL1控制M0S場效應(yīng)管4的漏極D與源極S導(dǎo)通，電流從位線BL1流入并通過MTJ和MOS場效應(yīng)管4，電流脈沖的大小依賴于MTJ電阻的高低，因此位中存儲的數(shù)據(jù)就由MTJ電阻的大小來確定。參見圖4、圖5，本發(fā)明的FPGA芯片，其邏輯單元還包括運算放大器，MTJ的自由磁層連接運算放大器的正向輸入端V+，運算放大器的負(fù)向輸入端V-連接一個參考電阻Rref，MOS場效應(yīng)管的源極S接電源，該參考電阻Rref的阻值介于該MTJ的高、低電阻值之間。該MTJ器件的三個輸入端A、B、Co(位線、數(shù)字線、字線)控制其自由磁層中的磁矢量方向，從而能夠得到MTJ對應(yīng)的等效電阻R，通過運算放大器的比較，確定電阻狀態(tài)是低還是高以及因此所存儲的數(shù)據(jù)，完成其邏輯功能的實現(xiàn)。本發(fā)明基于MTJ的FPGA芯片，不僅其邏輯單元由MTJ器件實現(xiàn)，而且MTJ在斷電的情況下，MTJ磁化方向不再變化，數(shù)據(jù)就可以得到保持，在上電時，通過測量MTJ電阻來感應(yīng)存儲的數(shù)據(jù)狀態(tài)，自動將狀態(tài)"記憶"起來，使得FPGA快速恢復(fù)上次斷電前的狀態(tài)，進(jìn)入正常工作，縮短了啟動時間。本發(fā)明釆用運算放大器，但不排除本領(lǐng)域技術(shù)人員的已知其他可以測量MTJ電壓、電阻的裝置。運算放大器為比較成熟的技術(shù)，不做贅述，其參數(shù)見下表<table>tableseeoriginaldocumentpage7</column></row><table>最大輸出電壓擺幅VDD-0.45V2Vo論0.45V參見圖6，基于MTJ的FPGA芯片具有豐富的I/0引腳。本發(fā)明基于MTJ的FPGA芯片，MRAM可以是圖3中的一個MTJ和一個M0S場效應(yīng)管在芯片加工而成的基本型，也可以是現(xiàn)有的改進(jìn)型的MRAM,不受限制。FPGA芯片是專用集成電路領(lǐng)域中的一種半定制電路，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點?；贛TJ的FPGA芯片，解決了FPGA掉電后FPGA成白片，內(nèi)部邏輯關(guān)系消失的缺陷，實現(xiàn)FPGA可快速再次啟動。以上所述，僅為本發(fā)明較佳的具體實施方式，但本發(fā)明的保護(hù)范圍并不局限于此，任何熟悉本
技術(shù)領(lǐng)域：
的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到的變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)該以權(quán)利要求的保護(hù)范圍為準(zhǔn)。權(quán)利要求1、一種FPGA芯片，其包括多個邏輯單元，其特征在于，該邏輯單元包括MRAM存儲器，多個MRAM構(gòu)成了邏輯陣列。2、根據(jù)權(quán)利要求1所述的FPGA芯片，其特征在于，該MRAM存儲器包括MTJ以及與其連接的MOS場效應(yīng)管，該MTJ具有固定磁層、薄絕緣隧道隔離層和自由磁層。3、根據(jù)權(quán)利要求2所述的FPGA芯片，其特征在于，該MTJ與一個運算放大器的正向輸入端連接，該運算放大器的負(fù)向輸入端連接一個參考電阻。4、根據(jù)權(quán)利要求3所述的FPGA芯片，其特征在于，該參考電阻的阻值介于該MTJ的高、低電阻值之間。5、根據(jù)權(quán)利要求4所述的FPGA芯片，其特征在于，該MTJ的低電阻是MTJ自由磁層的磁矩方向與固定磁層的磁矩方向平行時，MTJ具有的電阻。6、根據(jù)權(quán)利要求4所述的FPGA芯片，其特征在于，該MTJ的高電阻是自由磁層的磁矩方向與固定磁層的磁矩方向反向平行時，MTJ具有的電阻。全文摘要本發(fā)明的一種FPGA芯片，包括多個邏輯單元，該邏輯單元包括基于MTJ的MRAM存儲器，多個MRAM構(gòu)成了邏輯陣列。本發(fā)明MTJ中的數(shù)據(jù)以一種磁性狀態(tài)存儲，不會像電荷那樣會隨著時間而泄漏，因此在斷電的情況下，磁化方向不再變化，數(shù)據(jù)就可以得到保持；并且在上電時，通過測量MTJ電阻來感應(yīng)存儲的數(shù)據(jù)狀態(tài)，快速恢復(fù)上次斷電前的狀態(tài)，F(xiàn)PGA重新開始正常工作，縮短了啟動時間。文檔編號H03K19/177GK101399538SQ200810116700公開日2009年4月1日申請日期2008年7月15日優(yōu)先權(quán)日2008年7月15日發(fā)明者姜巖峰申請人:北方工業(yè)大學(xué)