一種sog-mems芯片中防止icp過(guò)度刻蝕的方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種S0G-MEMS芯片中防止ICP過(guò)度刻蝕的方法，本發(fā)明屬于微機(jī)電系 統(tǒng)（MEMS)器件加工領(lǐng)域，特別是針對(duì)以硅-玻璃結(jié)構(gòu)制作MEMS器件的干法刻蝕技術(shù)，涉及 一種S0G-MEMS芯片中防止或減小ICP刻蝕中過(guò)度刻蝕以及進(jìn)行終點(diǎn)檢測(cè)的方法。
【背景技術(shù)】
[0002] 基于硅-玻璃鍵合以及ICP深硅刻蝕的S0G-MEMS結(jié)構(gòu)在慣性器件及其他傳感器 中有廣泛的應(yīng)用。在工藝加工過(guò)程中，需要先將帶有錨點(diǎn)的硅層鍵合到玻璃層，玻璃層起到 支撐的作用，對(duì)硅面進(jìn)行減薄至所需厚度時(shí)進(jìn)行光刻，再用感應(yīng)耦合等離子體（ICP)設(shè)備 對(duì)硅結(jié)構(gòu)層進(jìn)行干法刻蝕，完成硅結(jié)構(gòu)釋放。
[0003] 在ICP工藝加工過(guò)程中，存在兩個(gè)主要問(wèn)題。其一，由于MEMS器件包含不同刻蝕深 寬比的三維結(jié)構(gòu)，在結(jié)構(gòu)釋放過(guò)程中，不同尺寸的線條刻蝕速率有差異，即存在Lag效應(yīng)； 其二，在具有窄線寬如2~5μπι寬的結(jié)構(gòu)中，準(zhǔn)確判斷ICP是否將硅結(jié)構(gòu)完全釋放變得困 難。其原因在于，MEMS結(jié)構(gòu)中的高深寬比的溝道結(jié)構(gòu)很難使用臺(tái)階儀等設(shè)備對(duì)其深度進(jìn)行 測(cè)量，光學(xué)顯微鏡以及掃描電鏡也無(wú)法觀察到刻蝕槽的底部，因此無(wú)法準(zhǔn)確確定刻蝕終點(diǎn)， 容易造成刻蝕未完成或者過(guò)度刻蝕，影響器件的性能。在有些先進(jìn)的ICP刻蝕設(shè)備中，可以 安裝通過(guò)監(jiān)測(cè)特征反應(yīng)產(chǎn)物的裝置來(lái)進(jìn)行終點(diǎn)監(jiān)測(cè)，即便如此，由于Lag效應(yīng)的存在，也還 是需要在將芯片取出后進(jìn)行刻蝕是否完全的檢查和確認(rèn)。另一方面，增加這樣的壯置也增 加了設(shè)備的投資。為了提高整個(gè)工藝過(guò)程的一致性和可控性，需要采取措施，減小Lag效 應(yīng)，同時(shí)能夠?qū)涛g終點(diǎn)進(jìn)行準(zhǔn)確的檢測(cè)，以有效的防止結(jié)構(gòu)過(guò)刻，確保加工質(zhì)量。
[0004] 為了抑制Lag效應(yīng)，目前，一般采用調(diào)節(jié)刻蝕工藝壓力、氣流等參數(shù)的方法。但是 這些方法主要是基于實(shí)驗(yàn)的基礎(chǔ)，而且不能完全消除Lag效應(yīng)。
[0005] 為了確定刻蝕是否完成，有資料介紹了一種判斷刻蝕至氧化層的結(jié)構(gòu)和檢查方 法，但是該方法是基于SOI結(jié)構(gòu)的MEMS器件，而S0G結(jié)構(gòu)中不存在二氧化硅層，無(wú)法利用此 方法進(jìn)行終點(diǎn)檢查。目前，確定刻蝕終點(diǎn)的方法是，通過(guò)破壞性試驗(yàn)確定一定的刻蝕深度所 需要的時(shí)間，但是，ICP的刻蝕速率不穩(wěn)定，無(wú)法保證每次刻蝕的重復(fù)性。

【發(fā)明內(nèi)容】

[0006] 在S0G基MEMS器件的ICP加工過(guò)程中，由于Lag效應(yīng)的存在和刻蝕終點(diǎn)難以判斷 的問(wèn)題，導(dǎo)致MEMS結(jié)構(gòu)過(guò)度刻蝕。本發(fā)明提出了一種基于S0G硅片的防止ICP過(guò)度刻蝕的 方法。
[0007] 本發(fā)明的技術(shù)解決方案是：對(duì)于同時(shí)刻蝕掉多個(gè)矩形和刻蝕透多個(gè)同一線寬或不 同線寬組成的線形，結(jié)合芯片圖形上要刻蝕掉的矩形尺寸和要刻蝕透的線形的線寬，對(duì)矩 形進(jìn)行重新劃分，利用矩形重新劃分后的光刻版對(duì)芯片進(jìn)行光刻、顯影和ICP刻蝕。通過(guò)對(duì) 暴露區(qū)域?qū)挾鹊木换刂坪涂涛g終點(diǎn)的準(zhǔn)確監(jiān)測(cè)，有效的解決了ICP過(guò)度刻蝕的問(wèn)題。
[0008] 當(dāng)芯片的圖形包括刻蝕掉多個(gè)矩形和刻蝕透多個(gè)同一線寬組成的線形時(shí)，具體步 驟如下：
[0009](1)待加工的S0G-MEMS芯片，包括：支撐層（1)、結(jié)構(gòu)層（2)、掩膜層⑶；結(jié)構(gòu)層 (2)位于掩膜層（3)和支撐層（1)之間，在結(jié)構(gòu)層（2)面向支撐層（1)的一側(cè)刻蝕出多個(gè)錨 點(diǎn)（4)，每?jī)蓚€(gè)錨點(diǎn)（4)之間產(chǎn)生隔離槽（5);將支撐層（1)和結(jié)構(gòu)層（2)鍵合在一起并對(duì) 結(jié)構(gòu)層進(jìn)行減薄，至所需要的厚度；掩膜層（3)旋涂在結(jié)構(gòu)層（2)上；
[0010] (2)當(dāng)需要將待加工的S0G-MEMS芯片的圖形，包括同時(shí)刻蝕掉多個(gè)矩形和刻蝕透 多個(gè)同一線寬組成的線形，且該矩形的最短邊的邊長(zhǎng)大于2倍線寬；刻穿是指刻透結(jié)構(gòu)層； 將光刻板上要刻掉多個(gè)矩形中的每個(gè)矩形設(shè)置中心非暴露區(qū)域（12)，使中心非暴露區(qū)域 (12) 與該矩形的邊框，即外部非暴露區(qū)域（11)，中間形成待刻蝕的暴露區(qū)域（13)，且待刻 蝕的暴露區(qū)域的寬度等于要刻穿的線形的線寬；
[0011] 利用該圖形的光刻板對(duì)步驟（1)待加工的S0G-MEMS芯片的掩膜層，進(jìn)行光刻、顯 影，將掩膜層光刻出外部非暴露區(qū)域（11)、中心非暴露區(qū)域（12)和暴露區(qū)域（13)，外部非 暴露區(qū)域（11)和中心非暴露區(qū)域（12)被暴露區(qū)域（13)分開(kāi)；暴露區(qū)域（13)下的結(jié)構(gòu)層 露出；
[0012] (3)對(duì)步驟（2)從暴露區(qū)域（13)露出的結(jié)構(gòu)層，進(jìn)行ICP刻蝕，即垂直于結(jié)構(gòu)層的 表面，向支撐層進(jìn)行刻蝕，直至形成垂直于結(jié)構(gòu)層表面的溝道，使該溝道與步驟（1)的隔離 槽連通，掩膜層上的中心非暴露區(qū)域（12)和中心非暴露區(qū)域（12)正下方的結(jié)構(gòu)層形成懸 空結(jié)構(gòu)，懸空結(jié)構(gòu)掉落在支撐層（1)上，停止刻蝕，此時(shí)同時(shí)刻蝕透多個(gè)同一線寬組成的線 形下的結(jié)構(gòu)層，完成刻蝕。
[0013] (4)將步驟（3)處理后的待加工的S0G-MEMS芯片倒置，步驟（3)的懸空結(jié)構(gòu)掉落， 得到步驟（2)需要加工的S0G-MEMS芯片。
[0014] 當(dāng)芯片的圖形包括刻蝕掉多個(gè)矩形和刻蝕透多個(gè)不同線寬組成的線形時(shí)，具體步 驟如下：
[0015] (1)待加工的S0G-MEMS芯片，包括：支撐層（1)、結(jié)構(gòu)層（2)、掩膜層⑶；結(jié)構(gòu)層 (2)位于掩膜層（3)和支撐層（1)之間，在結(jié)構(gòu)層（2)面向支撐層（1)的一側(cè)刻蝕出多個(gè)錨 點(diǎn)（4)，每?jī)蓚€(gè)錨點(diǎn)（4)之間產(chǎn)生隔離槽（5);將支撐層（1)和結(jié)構(gòu)層（2)鍵合在一起并對(duì) 結(jié)構(gòu)層進(jìn)行減薄，至所需要的厚度；掩膜層（3)旋涂在結(jié)構(gòu)層（2)上；
[0016] (2)當(dāng)需要將待加工的S0G-MEMS芯片的掩膜層，包括同時(shí)刻掉多個(gè)矩形且刻蝕透 多個(gè)不同線寬組成的線形，不同線寬中的最大線寬大于最小線寬1倍且小于等于兩倍，且 該矩形的最短邊的邊長(zhǎng)大于不同線寬組成的線形中最小線寬的2倍；刻穿是指該最小線寬 刻透結(jié)構(gòu)層；將光刻板上要刻掉多個(gè)矩形中的每個(gè)矩形設(shè)置中心非暴露區(qū)域（12)，使中心 非暴露區(qū)域（12)與該矩形的邊框，即外部非暴露區(qū)域（11)，中間形成待刻蝕的暴露區(qū)域 (13) ，且待刻蝕的暴露區(qū)域的寬度等于要刻穿的最小線形的線寬；
[0017] 利用該光刻板對(duì)步驟（1)待加工的S0G-MEMS芯片的掩膜層，進(jìn)行光刻、顯影，將掩 膜層光刻出外部非暴露區(qū)域（11)、中心非暴露區(qū)域（12)和暴露區(qū)域（13)，外部非暴露區(qū)域 (11)和中心非暴露區(qū)域（12)被暴露區(qū)域（13)分開(kāi)；暴露區(qū)域（13)下的結(jié)構(gòu)層露出；
[0018] (3)對(duì)步驟（2)從暴露區(qū)域（13)露出的結(jié)構(gòu)層，進(jìn)行ICP刻蝕，即垂直于結(jié)構(gòu)層的 表面，向支撐層進(jìn)行刻蝕，直至形成垂直于結(jié)構(gòu)層表面的溝道，使該溝道與步驟（1)的隔離 槽連通，掩膜層上的中心非暴露區(qū)域（12)和中心非暴露區(qū)域（12)正下方的結(jié)構(gòu)層形成懸 空結(jié)構(gòu)，懸空結(jié)構(gòu)掉落在支撐層（1)上，停止刻蝕，此時(shí)同時(shí)刻蝕透多個(gè)同一線寬組成的線 形下的結(jié)構(gòu)層，完成刻蝕。
[0019] (4)將步驟（3)處理后的待加工的S0G-MEMS芯片倒置，步驟（3)的懸空結(jié)構(gòu)掉落， 得到步驟（2)需要加工的S0G-MEMS芯片。
[0020] 本發(fā)明與現(xiàn)有技術(shù)相比有益效果為：
[0021] (1)本發(fā)明中綜合考慮了需要刻蝕掉的矩形尺寸和需要刻蝕透的線形的線寬，對(duì) 需要刻蝕的暴露區(qū)域的寬度進(jìn)行了統(tǒng)一，防止了刻蝕過(guò)程中由于Lag效應(yīng)產(chǎn)生的過(guò)刻問(wèn) 題；
[0022] (2)本發(fā)明中要刻蝕掉矩形區(qū)域的中心的懸空結(jié)構(gòu)掉落在支撐層（1)上，停止刻 蝕，此時(shí)同時(shí)刻蝕透多個(gè)同一線寬組成的線形下的結(jié)構(gòu)層，完成刻蝕，有利用刻蝕終點(diǎn)的判 斷，防止繼續(xù)增加刻蝕時(shí)間導(dǎo)致的過(guò)度刻蝕。
[0023] (3)本發(fā)明中采用S0G結(jié)構(gòu)，相對(duì)于SOI結(jié)構(gòu)和硅-硅結(jié)構(gòu)，成本降低，同時(shí)，S0G 結(jié)構(gòu)的制備過(guò)程中采用陽(yáng)極鍵合，對(duì)鍵合條件要求低，提高成品率。
[0024] (4)本發(fā)明中錨點(diǎn)（4)的高度小于懸空結(jié)構(gòu)的高度，懸空結(jié)構(gòu)掉落在支撐層（1)上 時(shí)，不會(huì)發(fā)生橫向移動(dòng)。
【附圖說(shuō)明】
[0025] 圖1為本發(fā)明中S0G芯片加工流程圖；
[0026] 圖2為本發(fā)明中同時(shí)包括刻蝕掉多個(gè)矩形和刻蝕透多個(gè)同一線寬組成的線形的 圖形表面結(jié)構(gòu)示意圖；
[0027] 圖3為本發(fā)明中同時(shí)包括刻蝕掉多個(gè)矩形和刻蝕透多個(gè)不同線寬組成的線形的 圖形表面結(jié)構(gòu)示意圖，圖3(a)為第一種同時(shí)包括刻蝕掉多個(gè)矩形和刻蝕透多個(gè)不同線寬 組成的線形的圖形表面結(jié)構(gòu)示意圖，圖3(b)為第二種同時(shí)包括刻蝕掉多個(gè)矩形和刻蝕透 多個(gè)不同線寬組成的線形的圖形表面結(jié)構(gòu)示意圖；
[0028] 圖