專(zhuān)利名稱：具有自適應(yīng)休眠的雙模預(yù)分頻器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子技術(shù)領(lǐng)域，尤其涉及一種具有自適應(yīng)休眠的雙模預(yù)分 頻器，可應(yīng)用于射頻收發(fā)機(jī)中的鎖相頻率合成器中。
背景技術(shù)：
鎖相頻率合成器在通訊系統(tǒng)中起著伺步、變頻和信道切換等重要作 用，是現(xiàn)代通訊不可缺少的部件之一。如圖1所示，該鎖相頻率合成器由鑒頻鑒相器及電荷泵(PFD/CP)、環(huán)路濾波器(LPF)、壓控振蕩器(VCO) 和分頻器構(gòu)成。其中，鑒頻鑒相器及電荷泵是個(gè)相位比較裝置，用于將輸入?yún)⒖夹盘?hào) 和壓控振蕩器的輸出信號(hào)的相位進(jìn)行比較，產(chǎn)生對(duì)應(yīng)于兩個(gè)信號(hào)栢位差的 誤差電壓。環(huán)路濾波器的作用是濾除誤差電壓中的高頻成分和噪聲，以保 證環(huán)路所要求的性能，增加系統(tǒng)的穩(wěn)定性。壓控振蕩器受控制電壓的控制， 使壓控振蕩器的頻率向輸入信號(hào)的頻率靠攏，直至消除頻差而鎖定。分頻 器用于將VCO輸出的高頻信號(hào)的頻率除于N，以達(dá)到在鎖定時(shí)與參考頻率相同的目的。頻率合成器的分頻器必須提供一個(gè)可以編程的分頻比M，在低頻下， 它可以用一個(gè)可編程的高速計(jì)數(shù)器來(lái)實(shí)現(xiàn)。但當(dāng)頻率合成器的輸出頻率很 高時(shí)，高速計(jì)數(shù)器是很難實(shí)現(xiàn)的，而且會(huì)功耗極大。大功耗的分頻器，使 得通信系統(tǒng)的待機(jī)時(shí)間變短。為了解決這一問(wèn)題，現(xiàn)在人們普通采用雙模分頻技術(shù)，如圖2所示。 它由一個(gè)雙模預(yù)分頻器和兩個(gè)計(jì)數(shù)器(計(jì)數(shù)值分別為P和S且P〈S，它們都 是可以編程的)組成。雙模預(yù)分頻器對(duì)VCO的輸出信號(hào)進(jìn)行分頻，其分頻 比可以在N或者N+1之間選擇。開(kāi)始時(shí)，雙模預(yù)分頻器對(duì)VCO輸出信號(hào)進(jìn) 行N+1分頻，S和P計(jì)數(shù)器均對(duì)雙模預(yù)分頻器的輸出脈沖進(jìn)行記數(shù)，當(dāng)一個(gè) 預(yù)定的S值達(dá)到時(shí)，它將雙模預(yù)分頻器的分頻比改為N，此后，S計(jì)數(shù)器停止計(jì)數(shù)，而P計(jì)數(shù)器繼續(xù)對(duì)雙模預(yù)分頻器的輸出脈沖進(jìn)行記數(shù)，當(dāng)它的記 數(shù)值達(dá)到某一預(yù)定的P值后，它將它本身和S計(jì)數(shù)器復(fù)位，同時(shí)將雙模預(yù)分 頻器的分頻比重新恢復(fù)為N+1。整個(gè)過(guò)程又重新開(kāi)始。由P計(jì)數(shù)器、S計(jì)數(shù) 器和雙模預(yù)分頻器組成的模塊的分頻比為M = (7V + l)S + W(P - S) = iW + S ， 通過(guò)改變S改變分頻比。當(dāng)頻率經(jīng)過(guò)雙模預(yù)分頻器分頻，頻率大為降低后， 后續(xù)子分頻器的設(shè)計(jì)就簡(jiǎn)化為設(shè)計(jì)可編程的計(jì)數(shù)器，減小了整個(gè)系統(tǒng)的功 耗。
上述結(jié)構(gòu)的分頻器中雙模預(yù)分頻器消耗的功耗占頻率合成器總功耗 的40%以上，成為頻率合成最耗能的部分之一。雙模預(yù)分頻器的結(jié)構(gòu)很多，
有2/3、 4/5、 8/9分頻等多種。圖3是為2/3雙模預(yù)分頻器邏輯結(jié)構(gòu)圖，圖4 為4/5雙模預(yù)分頻器邏輯結(jié)構(gòu)圖。
在圖3中，當(dāng)MC的控制電平為低時(shí)，2/3雙模預(yù)分頻器處于除3模式， 此時(shí)，需要高速邏輯單元1(在圖3中標(biāo)稱為DFF1)和高速邏輯單元2(在圖3 中標(biāo)稱為DFF2)二個(gè)觸發(fā)器共同完成除3模式的分頻功能。當(dāng)MC的控制電 平為高時(shí)，2/3雙模預(yù)分頻器處于除2模式，此時(shí)，需要DFF2—個(gè)觸發(fā)器就 可完成除2模式的分頻功能。
在圖4中，當(dāng)MC的控制電平為低時(shí)，4/5雙模預(yù)分頻器處于除4模式， 此時(shí)，分頻主要是由高速邏輯單元1(在圖4中標(biāo)稱為DFF1)和高速邏輯單元 2(在圖4中標(biāo)稱為DFF2)二個(gè)觸發(fā)器共同完成，高速邏輯單元3(在圖4中標(biāo)稱 為DFF3)僅僅為第一個(gè)與非門(mén)(401)提供了一高電平。當(dāng)MC的控制電平 為高時(shí)，4/5雙模預(yù)分頻器處于除5模式，此時(shí)，需要DFF1、 DFF2和DFF3 觸發(fā)器就可完成除5模式的分頻功能。
從上面的分頻模式敘述中了解到，當(dāng)2/3雙模預(yù)分頻器處于除2模式時(shí)， 第一個(gè)觸發(fā)器DFF1對(duì)分頻無(wú)貢獻(xiàn)；當(dāng)4/5雙模預(yù)分頻器處于除4模式時(shí)，第 三個(gè)觸發(fā)器DFF3對(duì)分頻無(wú)貢獻(xiàn)。
事實(shí)上，不僅是2/3、 4/5雙模預(yù)分頻器存在著對(duì)分頻無(wú)貢獻(xiàn)的高速邏 輯單元，其它任意的N/N+l雙模預(yù)分頻器，當(dāng)處于除N模式時(shí)都存在一 個(gè)對(duì)分頻無(wú)貢獻(xiàn)的高速邏輯單元。這一無(wú)貢獻(xiàn)的高速邏輯單元仍然活動(dòng) 著，導(dǎo)致不必要的功耗浪費(fèi)，是現(xiàn)在雙模預(yù)分頻器的一大缺點(diǎn)。發(fā)明內(nèi)容(一) 要解決的技術(shù)問(wèn)題針對(duì)以上述N/N+l雙模預(yù)分頻器的缺點(diǎn)，本發(fā)明的主要目的在于提供 一種具有自適應(yīng)休眠的雙模預(yù)分頻器，以避免不必要的功耗浪費(fèi)，達(dá)到降 低功耗的目的。(二) 技術(shù)方案為達(dá)到上述目的，本發(fā)明提供了一種具有自適應(yīng)休眠的雙模預(yù)分頻 器，該雙模預(yù)分頻器由多個(gè)高速邏輯單元、 一邏輯控制電路和多個(gè)作為電 流源的MOS管構(gòu)成，高速邏輯單元具有一時(shí)鐘觸發(fā)端、 一信號(hào)輸入端和 一信號(hào)輸出端，高速邏輯單元的時(shí)鐘觸發(fā)端接外來(lái)時(shí)鐘信號(hào)CLK，高速邏 輯單元的信號(hào)輸入端接邏輯控制電路的輸出端，邏輯控制電路的輸入端接 高速邏輯單元的信號(hào)輸出端和外來(lái)模式控制信號(hào)。上述方案中，所述邏輯控制電路的輸入端接收的模式控制信號(hào)決定該 雙模預(yù)分頻器的分頻值，在該雙模預(yù)分頻器的輸出端可產(chǎn)生一個(gè)已被分頻 的信號(hào)，根據(jù)分頻值的具體數(shù)值和模式控制信號(hào)，其中一個(gè)高速觸發(fā)器通 過(guò)作為電流源的MOS管的關(guān)斷處于休眠狀態(tài)，不消耗電能。 上述方案中，所述高速邏輯單元是鎖存器或觸發(fā)器。 上述方案中，所述觸發(fā)器是真正的單相時(shí)鐘TSPC單元電路。 上述方案中，所述鎖存器是標(biāo)準(zhǔn)單元邏輯SCL單元電路。 上述方案中，所述作為電流源的MOS管，是、N型MOS管，或是P 型MOS管。上述方案中，所述MOS管的開(kāi)或斷狀態(tài)由模式控制信號(hào)決定。(三) 有益效果本發(fā)明提供的這種具有自適應(yīng)休眠的雙模預(yù)分頻器，由模式控制信號(hào) 決定該雙模預(yù)分頻器的分頻值，在該雙模預(yù)分頻器的輸出端可產(chǎn)生一個(gè)已 被分頻的信號(hào)，根據(jù)分頻值的具體數(shù)值和模式控制信號(hào)，其中一個(gè)高速觸 發(fā)器通過(guò)作為電流源的MOS管的關(guān)斷處于休眠狀態(tài)，不消耗電能，避免 了不必要的功耗浪費(fèi)，達(dá)到了降低功耗的目的。

有關(guān)本發(fā)明更加完整的說(shuō)明，以及其中的另外目的和優(yōu)點(diǎn)，請(qǐng)結(jié)合附 圖參考以下描述，在附圖中圖1是鎖相頻率合成器結(jié)構(gòu)示意圖；圖2是整數(shù)分頻器的結(jié)構(gòu)示意圖，顯示了雙模預(yù)分頻器的位置；圖3是傳統(tǒng)的2/3雙模預(yù)分頻器；圖4是傳統(tǒng)的4/5雙模預(yù)分頻器；圖5是具有自適應(yīng)休眠功能的2/3雙模預(yù)分頻器；圖6是具有自適應(yīng)休眠功能的4/5雙模預(yù)分頻器；圖7是具有自適應(yīng)休眠的雙模預(yù)分頻器的邏輯結(jié)構(gòu)圖；圖8是SCL結(jié)構(gòu)觸發(fā)器的電路圖。符號(hào)說(shuō)明 在圖6中 601:為與非門(mén) 602:為與非門(mén) 631:為反相器 641:為或門(mén) 611:為第一個(gè)觸發(fā)器 612:為第二個(gè)觸發(fā)器 613:為第三個(gè)觸發(fā)器621:為第一個(gè)作為電流源的NMOS管 622:為第二個(gè)作為電流源的NMOS管 623..為第三個(gè)作為電流源的NMOS管 651:為第一個(gè)觸發(fā)器時(shí)鐘輸入端口 652:為第二個(gè)觸發(fā)器時(shí)鐘輸入端口 653:為第三個(gè)觸發(fā)器時(shí)鐘輸入端口 6111:為第一個(gè)觸發(fā)器CLK管的源極 6121:為第二個(gè)觸發(fā)器CLK管的源極6131:為第三個(gè)觸發(fā)器CLK管的源極
MC:為模式控制信號(hào)
OUT:為輸出端口
1:與非門(mén)(601)的輸入端
2:與非門(mén)(601)的輸入端
3:與非門(mén)(602)的輸入端 4:與非門(mén)(602)的輸入端 5:或門(mén)(641)的輸入端 6:或門(mén)(641)的輸入端 Ql:為611的邏輯正輸出端口
Q2:為612的邏輯正輸出端口 Q3:為613的邏輯正輸出端口
為611的邏輯負(fù)輸出端口 為612的邏輯負(fù)輸出端口 為613的邏輯負(fù)輸出端口 在圖8中
S:為CLK管的源極
具體實(shí)施例方式
為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，以下結(jié)合具體實(shí) 施例，并參照附圖，對(duì)本發(fā)明進(jìn)一步詳細(xì)說(shuō)明。
本發(fā)明提供的這種具有自適應(yīng)休眠的雙模預(yù)分頻器，由多個(gè)高速邏輯
單元、 一邏輯控制電路和多個(gè)作為電流源的MOS管構(gòu)成，高速邏輯單元
具有一時(shí)鐘觸發(fā)端、 一信號(hào)輸入端和一信號(hào)輸出端，髙速邏輯單元的時(shí)鐘
觸發(fā)端接外來(lái)時(shí)鐘信號(hào)CLK，高速邏輯單元的信號(hào)輸入端接邏輯控制電路
的輸出端，邏輯控制電路的輸入端接高速邏輯單元的信號(hào)輸出端和外來(lái)模 式控制信號(hào)。所述邏輯控制電路的輸入端接收的模式控制信號(hào)決定該雙模 預(yù)分頻器的分頻值，在該雙模預(yù)分頻器的輸出端可產(chǎn)生一個(gè)已被分頻的信 號(hào)，根據(jù)分頻值的具體數(shù)值和模式控制信號(hào)，其中一個(gè)高速觸發(fā)器通過(guò)作
為電流源的MOS管的關(guān)斷處于休眠狀態(tài)，不消耗電能。高頻信號(hào)進(jìn)行分頻，在模式控制信 號(hào)下的作用下，可得到除N或N+1兩種分頻信號(hào)。雙模預(yù)分頻器的高速 觸發(fā)器或鎖存器具有尾電流。該雙模預(yù)分頻器在處于除N模式時(shí)，它的一 個(gè)或多個(gè)觸發(fā)器或鎖存器的尾電流可關(guān)斷，控制關(guān)斷的信號(hào)為模式控制信號(hào)，這使得預(yù)分頻器的功耗在除N模式時(shí)大為也降低。具體來(lái)說(shuō)，本發(fā)明提供的這種自適應(yīng)休眠的雙模預(yù)分頻器，其輸入端通常接射頻信號(hào)，比如在鎖相頻率合成器中，該雙模預(yù)分頻器的輸入端 連接到壓控振蕩器的輸出端。該雙模預(yù)分頻器在模式控制端信號(hào)的作用下，分頻比可為N/N+1，其中N為自然數(shù)。雙模預(yù)分頻器的觸發(fā)器通常由 真正的單相時(shí)鐘(TSPC)單元電路構(gòu)成，雙模預(yù)分頻器的鎖存器通常由 標(biāo)準(zhǔn)單元邏輯電路(SCL)構(gòu)成。當(dāng)雙模預(yù)分頻器處于除N模式時(shí)，它的 一個(gè)或多個(gè)觸發(fā)器處于休眠狀態(tài)，不消耗電能。圖5是所提出的具有自適應(yīng)休眠的2/3雙模預(yù)分頻器邏輯電路圖，圖 6是所提出的具有適應(yīng)休眠的4/5雙模預(yù)分頻器邏輯電路圖。在圖5中， 當(dāng)MC的控制電平為高時(shí)，反相器1的輸出電平為低，高速邏輯單元l(在 圖5中標(biāo)稱為DFF1)的尾電流被關(guān)閉，它不再消耗電能；雙模預(yù)分頻器除 2功能由高速邏輯單元21(在圖5中標(biāo)稱為DFF2)獨(dú)自完成；當(dāng)MC的控制 電平為高時(shí)，反相器l的輸出電平為高，DFF1的尾電流打開(kāi)，此時(shí)雙模 預(yù)分頻器的除3功能和如圖3所示傳統(tǒng)的一樣，由DFF1和DFF2共同完 成。在圖6中，當(dāng)MC的控制電平為低時(shí)，高速邏輯單元3(在圖6中標(biāo)稱 為DFF3)的尾電流被關(guān)閉，它不再消耗電能；雙模預(yù)分頻器除4功能由高 速邏輯單元l(在圖6中標(biāo)稱為DFF1)和高速邏輯單元2(在圖6中標(biāo)稱為 DFF2)獨(dú)自完成，與非門(mén)(601)輸入所需要的高電平由模式控制信號(hào)經(jīng)過(guò) 一個(gè)反相器(603)和或門(mén)(604)之后得到；當(dāng)MC的控制電平為高時(shí)， DFF3的尾電流打開(kāi)，此時(shí)雙模預(yù)分頻器的除5功能和如圖4所示傳統(tǒng)的 一樣，由DFF1、 DFF2和DFF3共同完成。圖5、圖6都是具體的某一自適應(yīng)休眠雙模預(yù)分頻器的邏輯電路圖。 此外，還存在著3/4、 8/9等等多種雙模預(yù)分頻器結(jié)構(gòu)。為了不失一般性， 現(xiàn)將這些具有自適應(yīng)休眠功能的雙模預(yù)分頻器的邏輯結(jié)構(gòu)歸結(jié)于圖7。雙 模分頻器由N個(gè)高速觸發(fā)器(也可以是鎖存器)、N個(gè)NMOS管和一邏輯控制電路組成，其中N為大于等于2的整數(shù)。圖7中，M、 S為大于等于 0的整數(shù)，其具體數(shù)值無(wú)法確實(shí)，因?yàn)橐鶕?jù)具體的雙模預(yù)分頻器的分頻 比來(lái)確定，比如在2/3分頻中，M、 S均為0，在4/5分頻中，M=l， S =0，在8/9分頻中，M=2， S二l，在16/17分頻中，M=3， S=2。
高速觸發(fā)器的時(shí)鐘觸發(fā)端接外來(lái)時(shí)鐘信號(hào)CLK，高速觸發(fā)器的信號(hào)輸 入端接邏輯控制電路的輸出端，高速觸發(fā)器的信號(hào)輸出端接邏輯控制電路 的輸入端。邏輯控制電路的輸入端接外來(lái)模式控制信號(hào)。模式接入端在圖 7中已經(jīng)標(biāo)出，在模式控制信號(hào)的旁邊有一箭頭，表示這一輸入端口。該 雙模預(yù)分頻器的最后輸出端口為第N—M高速觸發(fā)器的輸出端口 。當(dāng)CLK 信號(hào)的上升延(或下降延)來(lái)臨時(shí)，除第N—S高速觸發(fā)器以外，其他高 速觸發(fā)器的輸出狀態(tài)發(fā)生改變，變成與其輸入狀態(tài)一致。模式控制信號(hào)決 定著第N—S高速觸發(fā)器處于工作還是休眠狀態(tài)。當(dāng)?shù)贜—S高速觸發(fā)器 處于工作時(shí)，與其它觸發(fā)器一樣，當(dāng)CLK信號(hào)的上升延(或下降延)來(lái) 臨時(shí)，變成與其輸入狀態(tài)一致；當(dāng)?shù)贜—S高速觸發(fā)器處于休眠狀態(tài)時(shí)， 它的狀態(tài)不變，對(duì)整個(gè)雙模預(yù)分頻器的分頻沒(méi)有貢獻(xiàn)。
組成雙模預(yù)分頻器的觸發(fā)器都必須工作在高速狀態(tài)，是耗能元件。上 述發(fā)明的有益效果就是當(dāng)雙模預(yù)分頻器處于除N模式時(shí)，其中一個(gè)觸發(fā)器 處于休眠狀態(tài)，不消耗電能，從而節(jié)省了功耗。
為不失一般性，下面以如圖6所示的4/5雙模預(yù)分頻器為例，進(jìn)行詳 細(xì)說(shuō)明。它包括三個(gè)高速邏輯單元，分別為DFF1 (611)、 DFF2 (612) 和DFF3 (613)，三個(gè)NMOS管作為尾電流源，二個(gè)與非門(mén)， 一個(gè)反相器 和一個(gè)或門(mén)。
第一個(gè)NMOS (621)管的漏極連接到第一個(gè)觸發(fā)器DFF1 (611)尾 部分，以DFF1作為電流的開(kāi)關(guān)。在這，NMOS (621)管的柵極連接到了 電源電壓。因此，它是常開(kāi)的。
第二個(gè)NMOS (622)管的漏極連接到第二個(gè)觸發(fā)器DFF2 (612)尾 部分，以DFF2作為電流的開(kāi)關(guān)。在這，NMOS (622)管的柵極連接到了 電源電壓。因此，它是常開(kāi)的。
第三個(gè)NMOS (623)管的漏極連接到第三個(gè)觸發(fā)器DFF3 (613)尾 部分，以DFF3作為電流的開(kāi)關(guān)。在這，NMOS (623)管的柵極連接到模式控制信號(hào)。因此，它的開(kāi)關(guān)由模式控制信號(hào)的狀態(tài)決定。外面輸入射頻信號(hào)CLK連接到了三個(gè)觸發(fā)器的輸入端651、 652和653。DFF1 (611)的正輸出端口 Ql連接到DFF2 (612)的輸入端口 D2。 DFF2 (612)的正輸出端口 Q2連接到與非門(mén)(602)的輸入端口 4。 DFF2 (612)的負(fù)輸出端口^連接到與非門(mén)(601)的輸入端口 1。 DFF3 (613)的正輸出端口 Q3連接到或門(mén)(641)的輸入端口 5。 模式控制信號(hào)MC連接到與非門(mén)(602)的輸入端2和反相器的輸入丄山順。反相器的輸出端連接到或門(mén)(641)的輸入端6。 或門(mén)(641)的輸出端連接到與非門(mén)(602)的輸入端3。 三個(gè)觸發(fā)器是SCL結(jié)構(gòu)，也可以是其它結(jié)構(gòu)，比如TSPC結(jié)構(gòu)。圖 8是SCL結(jié)構(gòu)觸發(fā)器的電路圖。下面簡(jiǎn)述這一雙模預(yù)分頻器的原理，當(dāng)MC = 1時(shí)，也就是為高電平 時(shí)，NMOS管(623)打開(kāi)，DFF3 (613)處于正常工作狀態(tài)，整個(gè)雙模 預(yù)分頻器與如圖4所示傳統(tǒng)的無(wú)異，此時(shí)，為5分頻。當(dāng)MC = 0時(shí)，也 就是為低電平時(shí)，NMOS管(623)關(guān)閉，DFF3 (613)處于休眠狀態(tài)， 雙模預(yù)分頻器的分頻功能由DFF1、 DFF2完成。與非門(mén)(602)的輸入端 3所需要的高電平由模式控制信號(hào)經(jīng)過(guò)反相器(631)和或門(mén)(641)后得 到。此時(shí)，為4分頻。綜上所述，本發(fā)明提出了一種具有自適應(yīng)休眠功能的N/N+l雙模預(yù)分 頻器，它根據(jù)分頻值的具體數(shù)值和模式控制信號(hào)，其中一個(gè)高速邏輯單元 處于休眠狀態(tài)，不消耗電能。顯然，這一技術(shù)降低了雙模預(yù)分頻器處于除 N模式時(shí)的功耗，具有較為明顯的實(shí)用價(jià)值和經(jīng)濟(jì)價(jià)值。以上所述的具體實(shí)施例，對(duì)本發(fā)明的目的、技術(shù)方案和有益效果進(jìn)行 了進(jìn)一步詳細(xì)說(shuō)明，所應(yīng)理解的是，以上所述僅為本發(fā)明的具體實(shí)施例而 已，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修 改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。10
權(quán)利要求
1、一種具有自適應(yīng)休眠的雙模預(yù)分頻器，其特征在于，該雙模預(yù)分頻器由多個(gè)高速邏輯單元、一邏輯控制電路和多個(gè)作為電流源的MOS管構(gòu)成，高速邏輯單元具有一時(shí)鐘觸發(fā)端、一信號(hào)輸入端和一信號(hào)輸出端，高速邏輯單元的時(shí)鐘觸發(fā)端接外來(lái)時(shí)鐘信號(hào)CLK，高速邏輯單元的信號(hào)輸入端接邏輯控制電路的輸出端，邏輯控制電路的輸入端接高速邏輯單元的信號(hào)輸出端和外來(lái)模式控制信號(hào)。
2、 根據(jù)權(quán)利要求1所述的具有自適應(yīng)休眠的雙模預(yù)分頻器，其特征 在于，所述邏輯控制電路的輸入端接收的模式控制信號(hào)決定該雙模預(yù)分頻 器的分頻值，在該雙模預(yù)分頻器的輸出端可產(chǎn)生一個(gè)已被分頻的信號(hào)，根 據(jù)分頻值的具體數(shù)值和模式控制信號(hào)，其中一個(gè)高速觸發(fā)器通過(guò)作為電流 源的MOS管的關(guān)斷處于休眠狀態(tài)，不消耗電能。
3、 根據(jù)權(quán)利要求1所述的具有自適應(yīng)休眠的雙模預(yù)分頻器，其特征 在于，所述高速邏輯單元是鎖存器或觸發(fā)器。
4、 根據(jù)權(quán)利要求3所述的具有自適應(yīng)休眠的雙模預(yù)分頻器，其特征 在于，所述觸發(fā)器是真正的單相時(shí)鐘TSPC單元電路。
5、 根據(jù)權(quán)利要求3所述的具有自適應(yīng)休眠的雙模預(yù)分頻器，其特征 在于，所述鎖存器是標(biāo)準(zhǔn)單元邏輯SCL單元電路。
6、 根據(jù)權(quán)利要求1所述的具有自適應(yīng)休眠的雙模預(yù)分頻器，其特征 在于，所述作為電流源的MOS管，是N型MOS管，或是P型MOS管。
7、 根據(jù)權(quán)利要求1或6所述的具有自適應(yīng)休眠的雙模預(yù)分頻器，其 特征在于，所述MOS管的開(kāi)或斷狀態(tài)由模式控制信號(hào)決定。
全文摘要
本發(fā)明公開(kāi)了一種具有自適應(yīng)休眠的雙模預(yù)分頻器，該雙模預(yù)分頻器由多個(gè)高速邏輯單元、一邏輯控制電路和多個(gè)作為電流源的MOS管構(gòu)成，高速邏輯單元具有一時(shí)鐘觸發(fā)端、一信號(hào)輸入端和一信號(hào)輸出端，高速邏輯單元的時(shí)鐘觸發(fā)端接外來(lái)時(shí)鐘信號(hào)CLK，高速邏輯單元的信號(hào)輸入端接邏輯控制電路的輸出端，邏輯控制電路的輸入端接高速邏輯單元的信號(hào)輸出端和外來(lái)模式控制信號(hào)。本發(fā)明提供的這種具有自適應(yīng)休眠的雙模預(yù)分頻器，根據(jù)分頻值的具體數(shù)值和模式控制信號(hào)，其中一個(gè)高速觸發(fā)器通過(guò)作為電流源的MOS管的關(guān)斷處于休眠狀態(tài)，不消耗電能，避免了不必要的功耗浪費(fèi)，達(dá)到了降低功耗的目的。
文檔編號(hào)H03K23/66GK101630957SQ20081011673
公開(kāi)日2010年1月20日 申請(qǐng)日期2008年7月16日 優(yōu)先權(quán)日2008年7月16日
發(fā)明者曾隆月, 郭桂良, 閻躍鵬 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所