專利名稱：數(shù)字式鎖相回路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于鎖相回路，且特別是有關(guān)于一種數(shù)字式鎖相回路(Digital Phase-Locked Loop Compiler)。

發(fā)明內(nèi)容
本發(fā)明的目的就是提供一種數(shù)字式鎖相回路，以改善普通回鎖時(shí)間過(guò)長(zhǎng)，低通濾波器在整個(gè)電路所占的面積過(guò)大以及不易在模擬鎖相回路中加入BIST以及其它電路等問(wèn)題。
為達(dá)上述的目的，本發(fā)明提出一種數(shù)字式鎖相回路，包括前端分頻器(Pre-Divider)、數(shù)字相位轉(zhuǎn)換器(Phase Digital Converter)、數(shù)字模擬電壓轉(zhuǎn)換器(Digital to analog voltage converter)、電壓控制振蕩器(Voltage Control Oscillator)、高頻振蕩器(High FrequencyOscillator)、后端分頻器(Post-Divider)與輸出分頻器(Out-Divider)。其中前端分頻器用于根據(jù)前端調(diào)整值將輸入頻率下除成可比較輸入頻率。數(shù)字相位轉(zhuǎn)換器連接至前端分頻器的輸出，用于根據(jù)可比較輸入頻率與反饋頻率位與取樣頻率輸出一相位調(diào)整值。數(shù)字模擬電壓控制器連接至數(shù)字相位轉(zhuǎn)換器的輸出，用于根據(jù)相位調(diào)整值輸出調(diào)整電壓。電壓控制振蕩器連接至數(shù)字模擬電壓控制器的輸出，用于根據(jù)調(diào)整電壓輸出一輸出頻率。高頻振蕩器連接至數(shù)字相位轉(zhuǎn)換器的輸入與電壓控制振蕩器的輸入，用于發(fā)出取樣頻率對(duì)可比較輸入頻率與反饋頻率做取樣。后端分頻器連接至數(shù)字相位轉(zhuǎn)換器的輸入與電壓控制振蕩器的輸出，用于根據(jù)后端調(diào)整值將輸出頻率下除成反饋頻率。輸出分頻器連接至電壓控制振蕩器的輸出，用于根據(jù)輸出調(diào)整值將輸出頻率下除成一需要輸出頻率。
在本發(fā)明的一個(gè)較佳實(shí)施例中，還包括了一個(gè)內(nèi)建測(cè)試裝置(Build-In Self-Test)，此內(nèi)建測(cè)試裝置連接至前述數(shù)字相位轉(zhuǎn)換器的輸出，用于根據(jù)相位調(diào)整值測(cè)試數(shù)字式鎖相回路。
在本發(fā)明的一個(gè)較佳實(shí)施例中，上述的數(shù)字相位轉(zhuǎn)換器包括相位頻率偵測(cè)器(Phase Frequency Detector)、增減計(jì)數(shù)器(Up-DownConverter)、算術(shù)邏輯單元(Arithmetic Logic Unit)。其中相位頻率偵測(cè)器連接至前端分頻器的輸出與后端分頻器的輸出，用于根據(jù)可比較輸入頻率與反饋頻率輸出數(shù)值改變信號(hào)。增減計(jì)數(shù)器連接至相位頻率偵測(cè)器的輸出與高頻振蕩器的輸出，用于根據(jù)數(shù)值改變信號(hào)輸出調(diào)整信號(hào)。算術(shù)邏輯單元連接至增減計(jì)數(shù)器與高頻振蕩器，用于根據(jù)調(diào)整信號(hào)輸出相位調(diào)整值。
此外，上述取樣頻率為可比較輸入頻率的360倍，輸出分頻器可調(diào)整所輸出的需要輸出頻率的責(zé)任周期，且反饋頻率有一默認(rèn)值，相位調(diào)整值為9位的數(shù)字信號(hào)。
另外，上述前端調(diào)整值可由數(shù)字式鎖相回路根據(jù)輸入頻率而自動(dòng)設(shè)定，后端調(diào)整值與輸出調(diào)整值根據(jù)需要輸出頻率而設(shè)定。
本發(fā)明具有如下的優(yōu)點(diǎn)1.本發(fā)明可有效的降低回鎖時(shí)間；2.因?yàn)樯倭四M鎖相回路中的低通濾波器，因此可大幅降低電路面積；以及3.內(nèi)建自我測(cè)試電路由于僅需比較數(shù)字信號(hào)，因此電路較為簡(jiǎn)單，也可降低所需的電路面積。
圖2為本發(fā)明的數(shù)字式鎖相回路的一較佳實(shí)施例的裝置方框示意圖；圖3為根據(jù)圖2的數(shù)字相位轉(zhuǎn)換器的一較佳實(shí)施例的裝置方框圖；圖4A-4B為根據(jù)圖3的增減計(jì)數(shù)器的一個(gè)較佳實(shí)施例的電路圖；圖5為根據(jù)圖3的相位調(diào)整值示意圖。
102分頻器104相位頻率偵測(cè)器106比較器108低通濾波器110電壓控制振蕩器112分頻器114分頻器202前端分頻器204數(shù)字相位轉(zhuǎn)換器205數(shù)字模擬電壓轉(zhuǎn)換器206電壓控制振蕩器208高頻振蕩器210后端分頻器212輸出分頻器214內(nèi)建測(cè)試裝置
302相位頻率偵測(cè)器304增減計(jì)數(shù)器306算術(shù)邏輯單元假設(shè)電壓控制振蕩器206的模塊有1MHz～10MHz、10MHz～100MHz、100MHz～200MHz與200MHz～300MHz等等，因?yàn)樵诒緦?shí)施例中，最后的輸出在模塊100MHz～200MHz，所以選用的模塊為100MHz～200MHz。
在本實(shí)施例中，預(yù)設(shè)的相位調(diào)整值在經(jīng)過(guò)數(shù)字模擬電壓控制器205處理后，會(huì)由數(shù)字模擬電壓轉(zhuǎn)換器205將相對(duì)應(yīng)的調(diào)整電壓輸出至電壓控制振蕩器206。電壓控制振蕩器206會(huì)根據(jù)調(diào)整電壓輸出一個(gè)輸出頻率給后端分頻器210。后端分頻器210接收到此輸出頻率后，會(huì)根據(jù)后端調(diào)整值自動(dòng)把輸出頻率下除成一個(gè)反饋頻率，再將此反饋頻率輸送至數(shù)字相位轉(zhuǎn)換器204。因此，若假設(shè)輸入至前端分頻器202的信號(hào)A的頻率為30MHz，則前端分頻器202即把信號(hào)A的頻率根據(jù)前端調(diào)整值自動(dòng)下除成可比較的頻率1MHz，并將此可比較的頻率輸送給數(shù)字相位轉(zhuǎn)換器204。高頻振蕩器208所輸出的取樣頻率會(huì)在數(shù)字相位轉(zhuǎn)換器204中對(duì)此可比較的頻率與前述由預(yù)設(shè)的相位調(diào)整值所產(chǎn)生的反饋頻率做取樣。數(shù)字相位轉(zhuǎn)換器204于處理對(duì)兩者的取樣結(jié)果后得到一個(gè)相位差，并將此相位差轉(zhuǎn)換為相位調(diào)整值。在這之后，電壓控制振蕩器206可根據(jù)此相位調(diào)整值調(diào)整其所輸出的輸出頻率。如此的重復(fù)動(dòng)作，直到反饋頻率與前述的可比較的頻率相位相同為止。
而當(dāng)反饋頻率可比較的頻率相位相同之后，內(nèi)建測(cè)試裝置就可以將最后產(chǎn)生的相位調(diào)整值與一個(gè)默認(rèn)值相比較，以期測(cè)試此數(shù)字式鎖相回路是否運(yùn)作正常。
在本發(fā)明的一個(gè)較佳實(shí)施例中，相位調(diào)整值可為9位的數(shù)字信號(hào)，而取樣頻率的頻率則為可比較的頻率的360倍。此外，上述的前端調(diào)整值可由數(shù)字式鎖相回路根據(jù)輸入頻率而自動(dòng)設(shè)定，后端調(diào)整值與輸出調(diào)整值根據(jù)需要輸出頻率而設(shè)定。
請(qǐng)參照?qǐng)D3，其為根據(jù)圖2的數(shù)字相位轉(zhuǎn)換器一較佳實(shí)施例的裝置方框圖。本發(fā)明的數(shù)字相位轉(zhuǎn)換器包括相位頻率偵測(cè)器302、增減計(jì)數(shù)器304、算術(shù)邏輯單元306。其中相位頻率偵測(cè)器302連接至前端分頻器202的輸出與后端分頻器210的輸出，用于偵測(cè)可比較輸入頻率與反饋頻率的頻率與相位。增減計(jì)數(shù)器304連接至相位頻率偵測(cè)器302的輸出與高頻振蕩器208的輸出，用于根據(jù)可比較輸入頻率與反饋頻率與取樣頻率輸出調(diào)整信號(hào)。算術(shù)邏輯單元306連接至增減計(jì)數(shù)器304與高頻振蕩器208，用于根據(jù)調(diào)整信號(hào)輸出相位調(diào)整值。其中增減計(jì)數(shù)器304的一個(gè)較佳實(shí)施例如圖4A-4B所示。
當(dāng)相位頻率轉(zhuǎn)換器302接收到前端分頻器202所傳來(lái)的可比較輸入頻率與后端分頻器210傳來(lái)的反饋頻率后，高頻振蕩器208會(huì)發(fā)出取樣頻率對(duì)輸入頻率的相位與反饋頻率的相位做取樣，然后增減計(jì)數(shù)器304會(huì)發(fā)出調(diào)整信號(hào)，接著算術(shù)邏輯單元306就會(huì)根據(jù)調(diào)整信號(hào)發(fā)出相位調(diào)整值，請(qǐng)參照?qǐng)D5，其為根據(jù)圖3的相位調(diào)整值示意圖。邏輯運(yùn)算單元312運(yùn)算后得到的輸入頻率，即相位調(diào)整值。
在整個(gè)數(shù)字式鎖相回路中，本發(fā)明利用一個(gè)高頻振蕩器輸出一取樣頻率，對(duì)可比較輸入頻率與反饋頻率作取樣，其中取樣頻率的頻率為可比較輸入頻率的360倍，然后比較兩者的相位，得到一相位調(diào)整值，此相位調(diào)整值表示輸入頻率與反饋頻率的相位差，因此本發(fā)明可以快速的達(dá)到回鎖，再加上本發(fā)明可以預(yù)設(shè)一個(gè)相位調(diào)整值，所以達(dá)到回鎖的時(shí)間將會(huì)更短。
此外，假設(shè)當(dāng)普通要做自我測(cè)試時(shí)，普通的模擬式鎖相回路必須加上模擬式的內(nèi)建測(cè)試裝置，此模擬式的內(nèi)建測(cè)試裝置與本發(fā)明的數(shù)字式的內(nèi)建測(cè)試裝置相比，其體積較大，再加上數(shù)字式鎖相回路沒(méi)有模擬式鎖相回路中的低通濾波器，因此在整體面積方面可大幅降低。
權(quán)利要求
1.一種數(shù)字式鎖相回路，其特征是，該鎖相回路包括一前端分頻器，用以根據(jù)一前端調(diào)整值將輸入頻率下除成一可比較輸入頻率；一數(shù)字相位轉(zhuǎn)換器，連接至該前端分頻器的輸出，用以根據(jù)該可比較輸入頻率與一反饋頻率位與一取樣頻率輸出一相位調(diào)整值；一數(shù)字模擬電壓轉(zhuǎn)換器，連接至該數(shù)字相位轉(zhuǎn)換器的輸出，用以根據(jù)該相位調(diào)整值輸出一調(diào)整電壓；一電壓控制震蕩器，連接至該數(shù)字模擬電壓轉(zhuǎn)換器的輸出，用以根據(jù)該調(diào)整電壓輸出一輸出頻率；一高頻震蕩器，連接至該數(shù)字相位轉(zhuǎn)換器的輸入與該電壓控制震蕩器的輸入，用以發(fā)出該取樣頻率對(duì)該可比較輸入頻率與該反饋頻率做取樣；一后端分頻器，連接至該數(shù)字相位轉(zhuǎn)換器的輸入與該電壓控制震蕩器的輸出，用以根據(jù)一后端調(diào)整值將該輸出頻率下除成該反饋頻率；以及一輸出分頻器，連接至該電壓控制震蕩器之輸出，用以根據(jù)一輸出調(diào)整值將該輸出頻率下除成一需要輸出頻率。
2.如權(quán)利要求1所述的數(shù)字式鎖相回路，其特征是，該數(shù)字相位轉(zhuǎn)換器，包括一相位頻率偵測(cè)器，連接至該前端分頻器的輸出與該后端分頻器的輸出，用以根據(jù)該可比較輸入頻率與該反饋頻率輸出一數(shù)值改變信號(hào)；一增減計(jì)數(shù)器，連接至該相位頻率偵測(cè)器的輸出與該高頻震蕩器的輸出，用以根據(jù)該數(shù)值改變信號(hào)輸出一調(diào)整信號(hào)；以及一算術(shù)邏輯單元，連接至該增減計(jì)數(shù)器與該高頻震蕩器，用以根據(jù)該調(diào)整信號(hào)輸出該相位調(diào)整值。
3.如權(quán)利要求1所述的數(shù)字式鎖相回路，其特征是，該取樣頻率為該可比較輸入頻率的360倍。
4.如權(quán)利要求1所述的數(shù)字式鎖相回路，其特征是，該反饋頻率有一默認(rèn)值。
5.如權(quán)利要求1所述的數(shù)字式鎖相回路，其特征是，該些前端調(diào)整值由該數(shù)字式鎖相回路根據(jù)該輸入頻率而自動(dòng)設(shè)定。
6.如權(quán)利要求1所述的數(shù)字式鎖相回路，其特征是，該后端調(diào)整值根據(jù)該需要輸出頻率而設(shè)定。
7.如權(quán)利要求1所述的數(shù)字式鎖相回路，其特征是，該輸出調(diào)整值根據(jù)該需要輸出頻率而設(shè)定。
8.如權(quán)利要求1所述的數(shù)字式鎖相回路，其特征是，該相位調(diào)整值為9位的數(shù)字信號(hào)。
9.如權(quán)利要求1所述的數(shù)字式鎖相回路，更包括一內(nèi)建測(cè)試裝置，連接至該數(shù)字相位轉(zhuǎn)換器的輸出，用以根據(jù)該相位調(diào)整值測(cè)試該數(shù)字式鎖相回路。
全文摘要
一種數(shù)字式鎖相回路，具有前端分頻器、數(shù)字相位轉(zhuǎn)換器、數(shù)字模擬電壓轉(zhuǎn)換器、電壓控制震蕩器、高頻震蕩器、后端分頻器、輸出分頻器與內(nèi)建測(cè)試裝置。此數(shù)字式鎖相回路因?yàn)槭菙?shù)字模式以及可以利用預(yù)設(shè)的相位調(diào)整值，因此能有效的降低回鎖時(shí)間。再加上因?yàn)檎w電路中少了模擬鎖相回路中的低通濾波器及內(nèi)建測(cè)試裝置體積較小，所以在整體面積方面可大幅降低。
文檔編號(hào)H03L7/08GK1417949SQ0113462
公開(kāi)日2003年5月14日 申請(qǐng)日期2001年11月7日 優(yōu)先權(quán)日2001年11月7日
發(fā)明者嚴(yán)敏男, 盛鐸, 蔡壽昌, 劉康懋 申請(qǐng)人:旺宏電子股份有限公司