專利名稱：無場崩潰的負(fù)電壓準(zhǔn)位轉(zhuǎn)換電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種負(fù)電壓準(zhǔn)位轉(zhuǎn)換電路(Negative Level Shifter)，且特別涉及一種避免場崩潰(Break-down)的負(fù)電壓準(zhǔn)位轉(zhuǎn)換電路。
在運(yùn)作時，我們將范圍為3.3V到0V切換的輸入電壓由A點(diǎn)輸入，首先我們以3.3V的情況作說明，由于3.3V輸入，使得柵極連接到一接地電壓Vss的PMOS晶體管10導(dǎo)通，而PMOS晶體管12則無法運(yùn)作而為截止(Disable)，由于PMOS晶體管10導(dǎo)通，使得3.3V供應(yīng)到B點(diǎn)，而導(dǎo)通NMOS晶體管16，因此NMOS晶體管16的源極所連接的負(fù)電壓，傳送到C點(diǎn)而作輸出，同時也使柵極連接到C點(diǎn)的NMOS晶體管14無法運(yùn)作而為截止。反之，當(dāng)0V由A點(diǎn)輸入時，PMOS晶體管10無法運(yùn)作而為截止，PMOS晶體管12則可以導(dǎo)通，使得供應(yīng)電壓(例如3.3V)直接經(jīng)由C點(diǎn)傳送出去，同時導(dǎo)通NMOS晶體管14，而將其源極端所連接的負(fù)電壓傳到B點(diǎn)，使得NMOS晶體管16無法運(yùn)作而為截止。
由上述的運(yùn)作中，我們可以輕易的得到負(fù)電壓準(zhǔn)位轉(zhuǎn)換，而得到我們想要的-5V或-10V。但是上述轉(zhuǎn)換中卻存在一個很大的問題，即場崩潰電壓只能小于12V變化，所以當(dāng)輸入電壓3.3V切換到0V，或0V切換到3.3V時，若所需要的負(fù)電壓很大時，例如-10V情況下，則輸出的電壓變化將落在-10V或3.3V之間，其范圍為13.3V遠(yuǎn)大于12V所能接受的范圍。
本發(fā)明提供一種無場崩潰的負(fù)電壓準(zhǔn)位轉(zhuǎn)換電路，以兩階段轉(zhuǎn)換來避免上述場崩潰發(fā)生，其包括由第一階段的第一電壓配電器(VoltageDistributor)與第一驅(qū)動器(Driver)和第二階段的第二電壓配電器與第二驅(qū)動器所構(gòu)成。其中，第一電壓配電器用以將具有一接地電壓與一正電壓切換的一輸入電壓，對應(yīng)轉(zhuǎn)換成具有第一負(fù)電壓與正電壓切換的第一配電電壓，以做為輸出；第一驅(qū)動器連接第一電壓配電器，用以將具有正電壓與第一負(fù)電壓切換的第一配電電壓，對應(yīng)轉(zhuǎn)換成具有第一負(fù)電壓與接地電壓切換的第一驅(qū)動電壓，以做為輸出；第二電壓配電器連接第一驅(qū)動器，用以將具有接地電壓與第一負(fù)電壓切換的第一驅(qū)動電壓，對應(yīng)轉(zhuǎn)換成具有第二負(fù)電壓與接地電壓切換的第二配電電壓，以做為輸出；以及第二驅(qū)動器連接第二電壓配電器，用以將具有第二負(fù)電壓與接地電壓切換的第二配電電壓，對應(yīng)轉(zhuǎn)換成具有接地電壓與第二負(fù)電壓切換的第二驅(qū)動電壓；其中第二負(fù)電壓的絕對值大于第一負(fù)電壓。
其中上述第一電壓配電器的結(jié)構(gòu)包括第一PMOS晶體管，源極接收輸入電壓，柵極接收接地電壓；第一NMOS晶體管，漏極連接到第一PMOS晶體管的漏極，源極連接到第一負(fù)電壓；第二PMOS晶體管，源極接收一供應(yīng)電壓，柵極接收輸入電壓，漏極則做為第一配電電壓的輸出，并連接到第一NMOS晶體管的柵極；以及第二NMOS晶體管，漏極連接到第二PMOS晶體管的漏極，柵極連接到第一NMOS晶體管的漏極，源極連接到第一負(fù)電壓。上述供應(yīng)電壓與正電壓相同，例如為3.3V，而第一負(fù)電壓則為-5V。
此外，第一驅(qū)動器還包括第三PMOS晶體管，源極接收接地電壓，柵極接收第一配電電壓；第三NMOS晶體管，漏極連接第三PMOS晶體管的漏極，并做為第一驅(qū)動電壓的輸出，柵極接收第一配電電壓，源極接收第一負(fù)電壓。而第二電壓配電器還包括第四PMOS晶體管，源極接收第一驅(qū)動電壓，柵極接收第一負(fù)電壓；第四NMOS晶體管，漏極連接到第四PMOS晶體管的漏極，源極連接到第二負(fù)電壓；第五PMOS晶體管，源極接收接地電壓，柵極接收第一驅(qū)動電壓，漏極則做為第二配電電壓的輸出，并連接到第四NMOS晶體管的柵極；第五NMOS晶體管，漏極連接到第五PMOS晶體管的漏極，柵極連接到第四NMOS晶體管的漏極，源極連接到第二負(fù)電壓。其中上述的第二負(fù)電壓例如為-10V。此外第二驅(qū)動器還包括第六PMOS晶體管，源極接收接地電壓，柵極接收第二配電電壓；第六NMOS晶體管，漏極連接第六PMOS晶體管的漏極，并做為第二驅(qū)動電壓的輸出，柵極接收第二配電電壓，源極接收第二負(fù)電壓。
圖中標(biāo)記分別為10、12PMOS晶體管14、16NMOS晶體管20第一階段 22第二階段24第一電壓配電器26第一驅(qū)動器28；第二電壓配電器30；第二驅(qū)動器32第一PMOS晶體管34第一NMOS晶體管36第二PMOS晶體管38第二NMOS晶體管40第三PMOS晶體管42第三NMOS晶體管44第四PMOS晶體管46第四NMOS晶體管48第五PMOS晶體管50第五NMOS晶體管52第六PMOS晶體管54第六NMOS晶體管在圖中，我們可以看出本發(fā)明的無場崩潰的負(fù)電壓準(zhǔn)位轉(zhuǎn)換電路分成兩個階段，其中在第一階段20內(nèi)部包括由第一電壓配電器24與第一驅(qū)動器26所構(gòu)成，而第二階段22內(nèi)部也由一第二電壓配電器28與第二驅(qū)動器30所構(gòu)成。
其中第一電壓配電器24內(nèi)部電路如圖所示包括第一PMOS晶體管32，以其源極接收輸入電壓Vin，然后柵極由接地電壓Vss控制，一第一NMOS晶體管34的漏極連接到第一PMOS晶體管32的漏極，且其源極連接到第一負(fù)電壓V1(例如以-5V)，接著第二PMOS晶體管36的源極接收一供應(yīng)電壓Vdd(例如為3.3V)，而其柵極接收輸入電壓Vin，漏極則做為第一配電電壓Vh1的輸出(即D點(diǎn)所在)，并連接到第一NMOS晶體管34的柵極。以及一第二NMOS晶體管38的漏極連接到第二PMOS晶體管36的漏極，柵極則連接到第一NMOS晶體管34的漏極，源極連接到第一負(fù)電壓V1。
在第一驅(qū)動器26內(nèi)部的電路則包括由第三PMOS晶體管40與第三NMOS晶體管42所構(gòu)成。其中第三PMOS晶體管40的源極接收接地電壓Vss，柵極接收第一配電電壓Vh1。而第三NMOS晶體管42的漏極連接第三PMOS晶體管40的漏極，并輸出一第一驅(qū)動電壓VD1，柵極則接收第一配電電壓Vh1，源極接收第一負(fù)電壓V1。
在第二階段22的第二電壓配電器28則包括一第四PMOS晶體管44，以其源極接收第一驅(qū)動電壓VD1，柵極則接收第一負(fù)電壓V1。一第四NMOS晶體管46的漏極連接到第四PMOS晶體管44的漏極，源極則連接到第二負(fù)電壓V2(例如-10V)。一第五PMOS晶體管48的源極接收接地電壓Vss，柵極接收第一驅(qū)動電壓VD1，漏極則輸出第二配電電壓Vh2，并連接到第四NMOS晶體管46的柵極。以及一第五NMOS晶體管50的漏極連接到第五PMOS晶體管48的漏極，柵極連接到第四NMOS晶體管46的漏極，源極連接到第二負(fù)電壓V2。
第二驅(qū)動器30則包括一第六PMOS晶體管52，其源極接收接地電壓，柵極接收第二配電電壓Vh2，以及一第六NMOS晶體管54的漏極連接第六PMOS晶體管52的漏極，并做為第二驅(qū)動電壓VD2的輸出，柵極接收第二配電電壓Vh2，源極接收第二負(fù)電壓V2。
在運(yùn)作時，首先以輸入電壓為3.3V為例，因為第一PMOS晶體管32的柵極連接到一接地電壓Vss，加上源極連接到輸入電壓為3.3V，使得第一PMOS晶體管32導(dǎo)通，而第二PMOS晶體管36則因為源極連接到供應(yīng)電壓Vdd(例如為3.3V)，以及柵極接收輸入電壓為3.3V，因此無法導(dǎo)通而為截止(Disable)狀態(tài)。由于第一PMOS晶體管32導(dǎo)通，使得3.3V供應(yīng)到E點(diǎn)，進(jìn)而導(dǎo)通第二NMOS晶體管38，因此第二NMOS晶體管38的源極所連接的第一負(fù)電壓V1(例如為-5V)，傳送到D點(diǎn)而作輸出，即讓第一配電電壓Vh1的輸出為-5V，同時也使柵極連接到D點(diǎn)的第一NMOS晶體管34無法導(dǎo)通而為截止?fàn)顟B(tài)。
接著，-5V的第一配電電壓Vh1進(jìn)入到第一驅(qū)動器26時，使得第一驅(qū)動器26的第三PMOS晶體管40導(dǎo)通，由于其源極端所連接的接地電壓Vss(例如為0V)，所以0V直接供應(yīng)到F點(diǎn)，而使輸出的第一驅(qū)動電壓VD1為0V，但第三NMOS晶體管42卻因第一配電電壓Vh1為-5V，以及源極連接到第一負(fù)電壓-5V，無法導(dǎo)通而為截止?fàn)顟B(tài)。
然后0V的驅(qū)動電壓VD1提供到第二電壓配電器28內(nèi)部的第四PMOS晶體管44的源極與第五PMOS晶體管48的柵極。由于第四PMOS晶體管44的柵極連接第一負(fù)電壓V1為-5V，這將使得第四PMOS晶體管44的源極所接收0V的驅(qū)動電壓VD1相對高于柵極-5V電壓，因此第四PMOS晶體管44導(dǎo)通，而將0V供應(yīng)到G點(diǎn)，進(jìn)一步導(dǎo)通源極接到第二負(fù)電壓V2(例如-10V)的第五NMOS晶體管50，而將-10的電壓供應(yīng)到H點(diǎn)，以產(chǎn)生-10V的第二配電電壓Vh2輸出。另外在第二電壓配電器28內(nèi)部的第五PMOS晶體管48的柵極接收到0V的驅(qū)動電壓VD1，且其源極連接到一接地電壓Vss，所以第五PMOS晶體管48無法導(dǎo)通而為截止?fàn)顟B(tài)。此外，由于H點(diǎn)為-10V電壓供應(yīng)到第四NMOS晶體管46的柵極，與其源極連接到第二負(fù)電壓V2＝-10V，使得第四NMOS晶體管464也無法導(dǎo)通為截止?fàn)顟B(tài)。
最后，-10V的第二配電電壓Vh2輸出到第二驅(qū)動器30內(nèi)部的第六PMOS晶體管52與第六NMOS晶體管54的柵極，因而使得源極連接到接地電壓Vss＝0的第六PMOS晶體管52導(dǎo)通，因此I點(diǎn)的電壓為0V，以做為第二驅(qū)動電壓VD2的輸出。至于第六NMOS晶體管54則因源極連接到第二負(fù)電壓Vh2(-10V)與柵極為-10V的第二配電電壓Vh2，而無法導(dǎo)通。
反之，當(dāng)0V的輸入電壓Vin輸入時，在第一電壓配電器24內(nèi)部的第一PMOS晶體管32源極與柵極都為0V，所以無法運(yùn)作而為截止，第二PMOS晶體管36則因源極連接到一供應(yīng)電壓Vdd(例如3.3V)而可以導(dǎo)通，因此使得供應(yīng)電壓Vdd(3.3V)直接經(jīng)由D點(diǎn)傳送出去，所以第一配電電壓Vh1的輸出為3.3V，同時第一配電電壓Vh1導(dǎo)通第一NMOS晶體管34，而將其源極端所連接的第一負(fù)電壓V1(例如為-5V)傳到E點(diǎn)，而使得第二NMOS晶體管38因柵極與源極都為-5V，所以無法運(yùn)作而為截止?fàn)顟B(tài)。
接著，3.3V的第一配電電壓Vh1進(jìn)入到第一驅(qū)動器26內(nèi)部，使得第一驅(qū)動器26的第三NMOS晶體管42的柵極接收3.3V，而源極接收到第一負(fù)電壓V1＝-5V，因此導(dǎo)通第三NMOS晶體管42，而使得第一負(fù)電壓V1＝-5V直接供應(yīng)到F點(diǎn)，因此輸出的第一驅(qū)動電壓VD1為-5V，但第三PMOS晶體管40卻因柵極連接到3.3V的第一配電電壓Vh1與源極端所連接的接地電壓Vss，所以無法運(yùn)作而為截止?fàn)顟B(tài)。
然后-5V的驅(qū)動電壓VD1提供到第二電壓配電器28內(nèi)部的第四PMOS晶體管44的源極，加上第四PMOS晶體管44的柵極連接第一負(fù)電壓V1為-5V，所以使得第四PMOS晶體管44無法導(dǎo)通而為截止?fàn)顟B(tài)，但-5V的驅(qū)動電壓VD1提供到第五PMOS晶體管48的柵極，接上源極連接到接地電壓Vss＝0，相對高于柵極-5V電壓，所以第五PMOS晶體管48導(dǎo)通，0V電壓直接供應(yīng)到H點(diǎn)，以產(chǎn)生0V的第二配電電壓Vh2輸出。另外第四NMOS晶體管46的柵極連接到0V的H點(diǎn)與源極連接到第二負(fù)電壓V2＝-10V，因此第四NMOS晶體管46導(dǎo)通，使得G點(diǎn)電壓為-10V，造成柵極連接到G點(diǎn)的第五NMOS晶體管50，也無法導(dǎo)通而為截止?fàn)顟B(tài)。
最后，0V的第二配電電壓Vh2輸出到第二驅(qū)動器30內(nèi)部的第六PMOS晶體管52與第六NMOS晶體管54的柵極，因而使得源極連接到第二負(fù)電壓V2的第六NMOS晶體管54導(dǎo)通，因此I點(diǎn)的電壓為-10V，以做為第二驅(qū)動電壓VD2的輸出。至于第六PMOS晶體管52則因源極連接到接地電壓Vss與柵極為0V的第二配電電壓Vh2，而無法導(dǎo)通。
因此，上述第一電壓配電器24將范圍如3.3V/0V的輸入電壓Vin輸入，然后在D點(diǎn)對應(yīng)轉(zhuǎn)換成范圍在-5V/3.3V(第一負(fù)電壓)的第一配電電壓Vh1之間，接著在第一驅(qū)動器26作用下，在F點(diǎn)對應(yīng)轉(zhuǎn)換成為如0V/-5V的第一驅(qū)動電壓VD1，然后在第二電壓配電器28作用下，在H點(diǎn)對應(yīng)轉(zhuǎn)換成范圍在-10V/0V的第二配電電壓Vh2，最后再經(jīng)由第二驅(qū)動器30在I點(diǎn)對應(yīng)轉(zhuǎn)換成范圍在0V/-10V的第二驅(qū)動電壓VD2。由上述D點(diǎn)、F點(diǎn)、H點(diǎn)以及I點(diǎn)的切換電壓大小分別為8.3V、5V、10V、10V，都不超過場崩潰電壓所能接收12V變化范圍，所以能夠確實避免場崩潰發(fā)生。
綜上所述，本發(fā)明的特征即分成兩階段轉(zhuǎn)換，來確保切換電壓大小不會超過場崩潰電壓所能接受的12V變化，當(dāng)然若有更大的負(fù)電壓，也可使用多段的轉(zhuǎn)換來實現(xiàn)。
雖然本發(fā)明已以較佳實施例公開如上，但其并非用以限定本發(fā)明，任何熟悉該項技術(shù)的人員，在不脫離本發(fā)明的精神和范圍內(nèi)所作的各種更動與潤飾，均屬于本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種無場崩潰的負(fù)電壓準(zhǔn)位轉(zhuǎn)換電路，其特征在于包括一第一電壓配電器，用以將具有一接地電壓與一正電壓切換的一輸入電壓，對應(yīng)轉(zhuǎn)換成具有該正電壓與一第一負(fù)電壓切換的一第一配電電壓，以做為輸出；一第一驅(qū)動器，連接該第一電壓配電器，用以將具有該正電壓與該第一負(fù)電壓交換的該第一配電電壓，對應(yīng)轉(zhuǎn)換成具有該第一負(fù)電壓與該接地電壓切換的一第一驅(qū)動電壓，以做為輸出；一第二電壓配電器，連接該第一驅(qū)動器，用以將具有該接地電壓與該第一負(fù)電壓的該第一驅(qū)動電壓，對應(yīng)轉(zhuǎn)換成具有一第二負(fù)電壓與該接地電壓切換的一第二配電電壓，以做為輸出；一第二驅(qū)動器，連接該第二電壓配電器，用以將具有該第二負(fù)電壓與該接地電壓切換的該第二配電電壓，對應(yīng)轉(zhuǎn)換成具有該接地電壓與該第二負(fù)電壓切換的一第二驅(qū)動電壓；其中該第二負(fù)電壓的絕對值大于該第一負(fù)電壓。
2.根據(jù)權(quán)利要求1所述的無場崩潰的負(fù)電壓準(zhǔn)位轉(zhuǎn)換電路，其特征在于第一電壓配電器還包括；一第一PMOS晶體管，源極接收該輸入電壓，柵極接收該接地電壓；一第一NMOS晶體管，漏極連接到該第一PMOS晶體管的漏極，源極連接到該第一負(fù)電壓；一第二PMOS晶體管，源極接收一供應(yīng)電壓，柵極接收該輸入電壓，漏極則做為該第一配電電壓的輸出，并連接到該第一NMOS晶體管的柵極；一第二NMOS晶體管，漏極連接到該第二PMOS晶體管的漏極，柵極連接到第一NMOS晶體管的漏極，源極連接到該第一負(fù)電壓。
3.根據(jù)權(quán)利要求2所述的無場崩潰之負(fù)電壓準(zhǔn)位轉(zhuǎn)換電路，其特征在于該供應(yīng)電壓與該正電壓相同。
4.根據(jù)權(quán)利要求1所述的無場崩潰的負(fù)電壓準(zhǔn)位轉(zhuǎn)換電路，其特征在于該輸入電壓的正電壓是3.3V。
5.根據(jù)權(quán)利要求1所述的無場崩潰的負(fù)電壓準(zhǔn)位轉(zhuǎn)換電路，其特征在于該第一負(fù)電壓是-5V。
6.根據(jù)權(quán)利要求1所述的無場崩潰的負(fù)電壓準(zhǔn)位轉(zhuǎn)換電路，其特征在于該第一驅(qū)動器還包括一第三PMOS晶體管，源極接收該接地電壓，柵極接收該第一配電電壓；一第三NMOS晶體管，漏極連接該第三PMOS晶體管的漏極，并做為該第一驅(qū)動電壓的輸出，柵極接收該第一配電電壓，源極接收該第一負(fù)電壓。
7.根據(jù)權(quán)利要求1所述的無場崩潰的負(fù)電壓準(zhǔn)位轉(zhuǎn)換電路，其特征在于該第二電壓配電器還包括一第四PMOS晶體管，源極接收該第一驅(qū)動電壓，柵極接收該第一負(fù)電壓；一第四NMOS晶體管，漏極連接到該第四PMOS晶體管的漏極，源極連接到該第二負(fù)電壓；一第五PMOS晶體管，源極接收該接地電壓，柵極接收該第一驅(qū)動電壓，漏極則做為該第二配電電壓的輸出，并連接到該第四NMOS晶體管的柵極；一第五NMOS晶體管，漏極連接到該第五PMOS晶體管的漏極，柵極連接到第四NMOS晶體管的漏極，源極連接到該第二負(fù)電壓。
8.根據(jù)權(quán)利要求1所述的無場崩潰的負(fù)電壓準(zhǔn)位轉(zhuǎn)換電路，其特征在于該第二負(fù)電壓是-10V。
9.根據(jù)權(quán)利要求1所述的無場崩潰的負(fù)電壓準(zhǔn)位轉(zhuǎn)換電路，其特征在于該第二驅(qū)動器還包括一第六PMOS晶體管，源極接收該接地電壓，柵極接收該第二配電電壓；一第六NMOS晶體管，漏極連接該第六PMOS晶體管的漏極，并做為該第二驅(qū)動電壓的輸出，柵極接收該第二配電電壓，源極接收該第二負(fù)電壓。
10.一種無場崩潰的負(fù)電壓準(zhǔn)位轉(zhuǎn)換電路，其特征在于包括一第一PMOS晶體管，源極接收一輸入電壓，其中該輸入電壓范圍落在一正電壓與一接地電壓之間，柵極接收該接地電壓；一第一NMOS晶體管，漏極連接到該第一PMOS晶體管的漏極，源極連接到該第一負(fù)電壓；一第二PMOS晶體管，源極接收一供應(yīng)電壓，柵極接收該輸入電壓，漏極連接到該第一NMOS晶體管的柵極；一第二NMOS晶體管，漏極連接到該第二PMOS晶體管的漏極，柵極連接到第一NMOS晶體管的漏極，源極連接到該第一負(fù)電壓；一第三PMOS晶體管，源極接收該接地電壓，柵極連接第二PMOS晶體管的漏極；一第三NMOS晶體管，漏極連接該第三PMOS晶體管的漏極，柵極連接到第二PMOS晶體管的漏極，源極接收該第一負(fù)電壓；一第四PMOS晶體管，源極連接到該第三NMOS晶體管的漏極，柵極接收該第一負(fù)電壓；一第四NMOS晶體管，漏極連接到該第四PMOS晶體管的漏極，源極連接到該第二負(fù)電壓；一第五PMOS晶體管，源極接收該接地電壓，柵極連接到該第三NMOS晶體管的漏極，漏極連接到該第四NMOS晶體管的柵極；一第五NMOS晶體管，漏極連接到該第五PMOS晶體管的漏極，柵極連接到第四NMOS晶體管的漏極，源極連接到該第二負(fù)電壓。一第六PMOS晶體管，源極接收該接地電壓，柵極連接到該第五PMOS晶體管的漏極；一第六NMOS晶體管，漏極連接該第六PMOS晶體管的漏極，并做為一負(fù)電壓準(zhǔn)位的輸出，柵極連接到該第五PMOS晶體管的漏極，源極接收該第二負(fù)電壓。
11.根據(jù)權(quán)利要求10所述的無場崩潰的負(fù)電壓準(zhǔn)位轉(zhuǎn)換電路，其特征在于該供應(yīng)電壓與該正電壓相同。
12.根據(jù)權(quán)利要求10所述的無場崩潰的負(fù)電壓準(zhǔn)位轉(zhuǎn)換電路，其特征在于該輸入電壓的正電壓是3.3V。
13.根據(jù)權(quán)利要求10所述的無場崩潰的負(fù)電壓準(zhǔn)位轉(zhuǎn)換電路，其特征在于該第一負(fù)電壓是-5V。
14.根據(jù)權(quán)利要求1所述的無場崩潰的負(fù)電壓準(zhǔn)位轉(zhuǎn)換電路，其特征在于該第二負(fù)電壓是-10V。
全文摘要
一種無場崩潰的負(fù)電壓準(zhǔn)位轉(zhuǎn)換電路，使用兩階段準(zhǔn)位移位來避免電壓值傳送時由高到低的變化過大，發(fā)生場崩潰的情形。其包括第一階段的第一電壓配電器與第一驅(qū)動器與第二階段的第二電壓配電器與第二驅(qū)動器所構(gòu)成。在第一階段時，先將介于正電壓與接地電壓切換的輸入電壓轉(zhuǎn)換成介于絕對值較小的第一負(fù)電壓與接地電壓的切換，然后再進(jìn)入第二階段，來轉(zhuǎn)換成范圍落在接地電壓與絕對值較大的第二負(fù)電壓之間。
文檔編號H03K17/687GK1407723SQ0112038
公開日2003年4月2日 申請日期2001年8月29日 優(yōu)先權(quán)日2001年8月29日
發(fā)明者何建宏 申請人:力旺電子股份有限公司