技術編號：7504391
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明是有關于鎖相回路，且特別是有關于一種數字式鎖相回路(Digital Phase-Locked Loop Compiler)。發(fā)明內容本發(fā)明的目的就是提供一種數字式鎖相回路，以改善普通回鎖時間過長，低通濾波器在整個電路所占的面積過大以及不易在模擬鎖相回路中加入BIST以及其它電路等問題。為達上述的目的，本發(fā)明提出一種數字式鎖相回路，包括前端分頻器(Pre-Divider)、數字相位轉換器(Phase Digital Converter)、數字模擬電壓轉...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
該類技術注重原理思路，無完整電路圖，適合研究學習。