一種排隊(duì)的制造方法
【專利摘要】本實(shí)用新型涉及自助設(shè)備【技術(shù)領(lǐng)域】，具體公開了一種排隊(duì)機(jī)，包括中央處理器，與中央處理器電連接的復(fù)位電路、時(shí)鐘電路、電源穩(wěn)壓電路、電源切換電路、鋰電池供電電路、鋰電池充電管理電路、串口電平轉(zhuǎn)換電路、按鍵電路、蜂鳴器電路、液晶顯示電路、程序燒錄接口、紐扣電池座以及串口。本實(shí)用新型可以提供多種供電方式供用戶選擇，包括紐扣電池供電、鋰電池供電以及外部直流適配器供電，保證了時(shí)鐘芯片的正常供電避免時(shí)間數(shù)據(jù)的丟失，使用基于精簡流水線指令架構(gòu)的高速單片機(jī)作為運(yùn)算核心，并且配備低電壓、低功耗的液晶顯示屏或數(shù)碼管作為顯示設(shè)備，具有整體系統(tǒng)體積小、重量輕、便于攜帶、造價(jià)低廉的特點(diǎn)，而且通電即用無需二次安裝。
【專利說明】_種排隊(duì)機(jī)

【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及自助設(shè)備【技術(shù)領(lǐng)域】，具體是一種體積小、重量輕、便于攜帶的排隊(duì)機(jī)。

【背景技術(shù)】
[0002]隨著服務(wù)性企業(yè)的業(yè)務(wù)量的拓展，有序的排隊(duì)輪候管理對于服務(wù)性企業(yè)來說變得日益迫切。現(xiàn)行的基于X86指令架構(gòu)個(gè)人電腦的取號呼叫輪候系統(tǒng)由于架構(gòu)復(fù)雜、不能便捷移動(dòng)、安裝布線麻煩和造價(jià)成本高昂等因素嚴(yán)重影響取號呼叫系統(tǒng)的應(yīng)用普及化。
實(shí)用新型內(nèi)容
[0003]本實(shí)用新型的目的在于提供一種排隊(duì)機(jī)，以解決上述【背景技術(shù)】中提出的問題。
[0004]為實(shí)現(xiàn)上述目的，本實(shí)用新型提供如下技術(shù)方案:
[0005]一種排隊(duì)機(jī)，包括中央處理器，與中央處理器電連接的復(fù)位電路、時(shí)鐘電路、電源穩(wěn)壓電路、電源切換電路、鋰電池供電電路、鋰電池充電管理電路、串口電平轉(zhuǎn)換電路、按鍵電路、蜂鳴器電路、液晶顯示電路、程序燒錄接口、紐扣電池座以及串口 ；
[0006]具體的電路連接關(guān)系為:
[0007]中央處理器Ul的I腳與串口 Jl的2腳均通過電容Cl接地，串口 Jl的I腳連接中央處理器Ul的58腳，串口 Jl的3腳接地，串口 Jl的4腳連接VCC端；
[0008]中央處理器Ul的4腳與5腳均接地，中央處理器Ul的6腳通過電容C2接地，中央處理器Ul的7腳與8腳均連接VCC端，中央處理器Ul的10腳連接芯片U5的12腳，中央處理器Ul的11腳連接芯片U5的11腳，芯片U5的13腳連接串口 J2的3腳，芯片U5的14腳連接串口 J2的2腳，串口 J2的I腳接地，芯片U5的15腳接地，芯片U5的16腳連接+5V的電壓，芯片U5的I腳通過電容C6、電容C7連接+5V的電壓，芯片U5的2腳與3腳均通過電容C7連接+5V的電壓，芯片U5的4腳通過電容C8連接芯片U5的5腳，芯片U5的6腳通過電容C9接地。
[0009]中央處理器Ul的18腳與19腳均連接VCC端，中央處理器Ul的18腳與19腳還均通過電容C3接地，中央處理器Ul的20腳與21腳均接地，中央處理器Ul的27腳通過薄膜開關(guān)K4接地，中央處理器Ul的28腳通過薄膜開關(guān)K3接地，中央處理器Ul的29腳通過薄膜開關(guān)K2接地，中央處理器Ul的30腳通過薄膜開關(guān)Kl接地；
[0010]中央處理器Ul的31腳通過電阻R5接地，中央處理器Ul的31腳還通過電阻R18連接+5V的電壓，中央處理器Ul的32腳連接達(dá)林頓晶體管陣列U4的7腳，中央處理器Ul的33腳連接達(dá)林頓晶體管陣列U4的6腳，中央處理器Ul的52腳連接達(dá)林頓晶體管陣列U4的5腳，中央處理器Ul的53腳連接達(dá)林頓晶體管陣列U4的4腳，中央處理器Ul的54腳連接達(dá)林頓晶體管陣列U4的3腳，中央處理器Ul的55腳連接達(dá)林頓晶體管陣列U4的2腳，中央處理器Ul的56腳連接達(dá)林頓晶體管陣列U4的I腳，其中，中央處理器Ul的54腳通過電阻R17連接VCC端，中央處理器Ul的55腳通過電阻R16連接VCC端，達(dá)林頓晶體管陣列U4的8腳接地，達(dá)林頓晶體管陣列U4的10腳通過電阻R13連接數(shù)碼管LSl的9腳，達(dá)林頓晶體管陣列U4的11腳通過電阻R12連接數(shù)碼管LSl的8腳，達(dá)林頓晶體管陣列U4的12腳通過電阻Rll連接數(shù)碼管LSl的7腳，達(dá)林頓晶體管陣列U4的13腳通過電阻RlO連接數(shù)碼管LSl的5腳，達(dá)林頓晶體管陣列U4的14腳通過電阻R9連接數(shù)碼管LSl的2腳，達(dá)林頓晶體管陣列U4的15腳通過電阻R8連接數(shù)碼管LSl的4腳，達(dá)林頓晶體管陣列U4的16腳通過電阻R7連接數(shù)碼管LSl的11腳；數(shù)碼管LSl的I腳連接三極管Ql的發(fā)射極，三極管Ql的集電極連接+5V的電壓，三極管Ql的基極連接中央處理器Ul的57腳；數(shù)碼管LSl的3腳連接三極管Q2的發(fā)射極，三極管Q2的集電極連接+5V的電壓，三極管Q2的基極連接中央處理器Ul的60腳；數(shù)碼管LSl的10腳連接三極管Q3的發(fā)射極，三極管Q3的集電極連接+5V的電壓，三極管Q3的基極連接中央處理器Ul的59腳；數(shù)碼管LSl的12腳連接三極管Q4的發(fā)射極，三極管Q4的集電極連接+5V的電壓，三極管Q4的基極連接中央處理器Ul的64腳；
[0011]中央處理器Ul的34腳連接時(shí)鐘芯片U2的7腳，中央處理器Ul的34腳還通過電阻R3連接VCC端，中央處理器Ul的35腳連接時(shí)鐘芯片U2的6腳，中央處理器Ul的35腳還通過電阻R2連接VCC端，中央處理器Ul的36腳連接時(shí)鐘芯片U2的5腳，中央處理器Ul的36腳還通過電阻Rl連接VCC端，時(shí)鐘芯片U2的I腳連接VCC端，時(shí)鐘芯片U2的2腳通過電容C4接地，時(shí)鐘芯片U2的3腳通過電容C5接地，時(shí)鐘芯片U2的2腳還連接晶振Y4的2腳，時(shí)鐘芯片U2的3腳還連接晶振Y4的I腳，時(shí)鐘芯片U2的4腳接地，時(shí)鐘芯片U2的8腳連接3.3V紐扣電池座J6的I腳，3.3V紐扣電池座J6的2腳接地；
[0012]中央處理器Ul的38腳分別連接顯示模塊Yl的5腳、顯示模塊L2的5腳，中央處理器Ul的39腳接地，中央處理器Ul的40腳連接VCC端，中央處理器Ul的41腳連接打印機(jī)J4的I腳，打印機(jī)J4的2腳接地，中央處理器Ul的42腳分別連接顯示模塊Yl的6腳、顯示模塊L2的6腳，中央處理器Ul的43腳分別連接顯示模塊Yl的14腳、顯示模塊L2的7腳，中央處理器Ul的44腳分別連接顯示模塊Yl的13腳、顯示模塊L2的8腳，中央處理器Ul的45腳分別連接顯示模塊Yl的12腳、顯示模塊L2的9腳，中央處理器Ul的46腳分別連接顯示模塊Yl的11腳、顯示模塊L2的10腳，中央處理器Ul的47腳分別連接顯示模塊Yl的10腳、顯示模塊L2的11腳，中央處理器Ul的49腳分別連接顯示模塊Yl的9腳、顯示模塊L2的12腳，中央處理器Ul的50腳分別連接顯示模塊Yl的8腳、顯示模塊L2的13腳，中央處理器Ul的51腳分別連接顯示模塊Yl的7腳、顯示模塊L2的14腳，中央處理器Ul的52腳還連接顯示模塊Yl的17腳，中央處理器Ul的33腳還分別連接顯示模塊Yl的3腳、顯示模塊L2的4腳，中央處理器Ul的32腳還連接顯示模塊Yl的15腳；顯示模塊Yl的I腳接地，顯示模塊Yl的2腳連接+5V的電壓，顯示模塊Yl的19腳通過電阻R14連接+5V的電壓，顯示模塊Yl的20腳接地；顯示模塊L2的I腳、16腳接地，顯示模塊L2的2腳連接+5V的電壓，顯示模塊L2的3腳通過精調(diào)電阻RW接地，顯示模塊L2的15腳通過電阻R6連接+5V的電壓；
[0013]中央處理器Ul的61腳連接三極管Q5的基極，三極管Q5的發(fā)射極接地，三極管Q5的集電極連接蜂鳴器LS2的2腳，蜂鳴器LS2的I腳連接+5V的電壓；
[0014]中央處理器Ul的62腳連接串口 J3的2腳，中央處理器Ul的63腳連接串口 J3的I腳，串口 J3的3腳接地；
[0015]上述+5V電壓均由穩(wěn)壓器LI提供，穩(wěn)壓器LI的I腳接地，穩(wěn)壓器LI的2腳分別通過電容C12、電容C13、電容C14接地，其中電容C12、電容C13、電容C14并聯(lián)連接，穩(wěn)壓器LI的2腳輸出+5V電壓，穩(wěn)壓器LI的3腳連接直流電源J7的I腳，直流電源J7的2腳接地，穩(wěn)壓器LI的3腳還分別通過電容C10、電容Cll接地，其中電容C10、電容Cll并聯(lián)連接，穩(wěn)壓器LI的3腳還通過電阻R15、發(fā)光二極管Dl接地；
[0016]場效應(yīng)管U3的3腳通過開關(guān)二極管D2連接+5V電壓，場效應(yīng)管U3的3腳還連接VCC端，場效應(yīng)管U3的4腳通過電阻R4接地，場效應(yīng)管U3的4腳還連接+5V電壓，場效應(yīng)管U3的5腳、6腳連接3.7V鋰電池座J8的I腳，3.7V鋰電池座J8的2腳接地；3.7V鋰電池座J8的I腳還連接電源模塊U6的3腳，電源模塊U6的2腳接地，電源模塊U6的5腳通過電阻R20接地，電源模塊U6的4腳連接+5V電壓，電源模塊U6的4腳還通過電容C15接地，電源模塊U6的4腳通過電阻R19、發(fā)光二極管D7連接電源模塊U6的I腳。
[0017]作為本實(shí)用新型進(jìn)一步的方案:中中央處理器Ul采用STM8S207R8T6。
[0018]作為本實(shí)用新型進(jìn)一步的方案:芯片U5采用MAX232芯片。
[0019]作為本實(shí)用新型進(jìn)一步的方案:串口 J2采用DB9。
[0020]作為本實(shí)用新型進(jìn)一步的方案:達(dá)林頓晶體管陣列U4采用ULN2003。
[0021]作為本實(shí)用新型進(jìn)一步的方案:時(shí)鐘芯片U2采用DS1302。
[0022]作為本實(shí)用新型進(jìn)一步的方案:顯示模塊Yl采用12832液晶。
[0023]作為本實(shí)用新型進(jìn)一步的方案:顯示模塊L2采用IXD1602。
[0024]作為本實(shí)用新型進(jìn)一步的方案:穩(wěn)壓器LI采用AMSl117-5.0V。
[0025]作為本實(shí)用新型進(jìn)一步的方案:場效應(yīng)管U3采用APM4953芯片。
[0026]與現(xiàn)有技術(shù)相比，本實(shí)用新型的有益效果是:本實(shí)用新型可以提供多種供電方式供用戶選擇，包括紐扣電池供電、鋰電池供電以及外部直流適配器供電，保證了時(shí)鐘芯片的正常供電避免時(shí)間數(shù)據(jù)的丟失。本實(shí)用新型使用基于精簡流水線指令架構(gòu)的高速單片機(jī)作為運(yùn)算核心，并且配備低電壓、低功耗的液晶顯示屏或數(shù)碼管作為顯示設(shè)備，具體整體系統(tǒng)體積小、重量輕、便于攜帶的特點(diǎn)，通電即用無需二次安裝，造價(jià)低廉，適用于服務(wù)性企業(yè)。

【專利附圖】

【附圖說明】
[0027]圖1是本實(shí)用新型的電路圖；
[0028]圖2是本實(shí)用新型的結(jié)構(gòu)示意圖。

【具體實(shí)施方式】
[0029]下面將結(jié)合本實(shí)用新型實(shí)施例中的附圖，對本實(shí)用新型實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本實(shí)用新型一部分實(shí)施例，而不是全部的實(shí)施例?；诒緦?shí)用新型中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本實(shí)用新型保護(hù)的范圍。
[0030]請參閱圖1-圖2，本實(shí)用新型實(shí)施例中，一種排隊(duì)機(jī)，包括中央處理器，與中央處理器電連接的復(fù)位電路、時(shí)鐘電路、電源穩(wěn)壓電路、電源切換電路、鋰電池供電電路、鋰電池充電管理電路、串口電平轉(zhuǎn)換電路、按鍵電路、蜂鳴器電路、液晶顯示電路、程序燒錄接口、紐扣電池座以及串口。
[0031]具體的電路連接關(guān)系為:
[0032]中央處理器Ul的I腳與串口 Jl的2腳均通過電容Cl接地，串口 Jl的I腳連接中央處理器Ul的58腳，串口 Jl的3腳接地，串口 Jl的4腳連接VCC端。
[0033]中央處理器Ul的4腳與5腳均接地，中央處理器Ul的6腳通過IuF的電容C2接地，中央處理器Ul的7腳與8腳均連接VCC端，中央處理器Ul的10腳連接芯片U5的12腳，中央處理器Ul的11腳連接芯片U5的11腳，芯片U5的13腳連接串口 J2的3腳，芯片U5的14腳連接串口 J2的2腳，串口 J2的I腳接地，芯片U5的15腳接地，芯片U5的16腳連接+5V的電壓，芯片U5的I腳通過10nF的電容C6、10nF的電容C7連接+5V的電壓，芯片U5的2腳與3腳均通過電容C7連接+5V的電壓，芯片U5的4腳通過10nF的電容C8連接芯片U5的5腳，芯片U5的6腳通過10nF的電容C9接地。
[0034]中央處理器Ul的18腳與19腳均連接VCC端，中央處理器Ul的18腳與19腳還均通過10nF的電容C3接地，中央處理器Ul的20腳與21腳均接地，中央處理器Ul的27腳通過薄膜開關(guān)K4接地，中央處理器Ul的28腳通過薄膜開關(guān)K3接地，中央處理器Ul的29腳通過薄膜開關(guān)K2接地，中央處理器Ul的30腳通過薄膜開關(guān)Kl接地。
[0035]中央處理器Ul的31腳通過100K的電阻R5接地，中央處理器Ul的31腳還通過IK的電阻R18連接+5V的電壓，中央處理器Ul的32腳連接達(dá)林頓晶體管陣列U4的7腳，中央處理器Ul的33腳連接達(dá)林頓晶體管陣列U4的6腳，中央處理器Ul的52腳連接達(dá)林頓晶體管陣列U4的5腳，中央處理器Ul的53腳連接達(dá)林頓晶體管陣列U4的4腳，中央處理器Ul的54腳連接達(dá)林頓晶體管陣列U4的3腳，中央處理器Ul的55腳連接達(dá)林頓晶體管陣列U4的2腳，中央處理器Ul的56腳連接達(dá)林頓晶體管陣列U4的I腳，其中，中央處理器Ul的54腳通過1K的電阻R17連接VCC端，中央處理器Ul的55腳通過1K的電阻R16連接VCC端，達(dá)林頓晶體管陣列U4的8腳接地，達(dá)林頓晶體管陣列U4的10腳通過IK的電阻R13連接數(shù)碼管LSl的9腳，達(dá)林頓晶體管陣列U4的11腳通過IK的電阻R12連接數(shù)碼管LSl的8腳，達(dá)林頓晶體管陣列U4的12腳通過IK的電阻Rll連接數(shù)碼管LSl的7腳，達(dá)林頓晶體管陣列U4的13腳通過IK的電阻RlO連接數(shù)碼管LSl的5腳，達(dá)林頓晶體管陣列U4的14腳通過IK的電阻R9連接數(shù)碼管LSl的2腳，達(dá)林頓晶體管陣列U4的15腳通過IK的電阻R8連接數(shù)碼管LSl的4腳，達(dá)林頓晶體管陣列U4的16腳通過IK的電阻R7連接數(shù)碼管LSl的11腳；數(shù)碼管LSl的I腳連接三極管Ql的發(fā)射極，三極管Ql的集電極連接+5V的電壓，三極管Ql的基極連接中央處理器Ul的57腳；數(shù)碼管LSl的3腳連接三極管Q2的發(fā)射極，三極管Q2的集電極連接+5V的電壓，三極管Q2的基極連接中央處理器Ul的60腳；數(shù)碼管LSl的10腳連接三極管Q3的發(fā)射極，三極管Q3的集電極連接+5V的電壓，三極管Q3的基極連接中央處理器Ul的59腳；數(shù)碼管LSl的12腳連接三極管Q4的發(fā)射極，三極管Q4的集電極連接+5V的電壓，三極管Q4的基極連接中央處理器Ul的64腳。
[0036]中央處理器Ul的34腳連接時(shí)鐘芯片U2的7腳，中央處理器Ul的34腳還通過4.7K的電阻R3連接VCC端，中央處理器Ul的35腳連接時(shí)鐘芯片U2的6腳，中央處理器Ul的35腳還通過4.7K的電阻R2連接VCC端，中央處理器Ul的36腳連接時(shí)鐘芯片U2的5腳，中央處理器Ul的36腳還通過4.7K的電阻Rl連接VCC端，時(shí)鐘芯片U2的I腳連接VCC端，時(shí)鐘芯片U2的2腳通過30pF的電容C4接地，時(shí)鐘芯片U2的3腳通過30pF的電容C5接地，時(shí)鐘芯片U2的2腳還連接32.768KHz的晶振Y4的2腳，時(shí)鐘芯片U2的3腳還連接32.768KHz的晶振Y4的I腳，時(shí)鐘芯片U2的4腳接地，時(shí)鐘芯片U2的8腳連接3.3V紐扣電池座J6的I腳，3.3V紐扣電池座J6的2腳接地。
[0037]中央處理器Ul的38腳分別連接顯示模塊Yl的5腳、顯示模塊L2的5腳，中央處理器Ul的39腳接地，中央處理器Ul的40腳連接VCC端，中央處理器Ul的41腳連接打印機(jī)J4的I腳，打印機(jī)J4的2腳接地，中央處理器Ul的42腳分別連接顯示模塊Yl的6腳、顯示模塊L2的6腳，中央處理器Ul的43腳分別連接顯示模塊Yl的14腳、顯示模塊L2的7腳，中央處理器Ul的44腳分別連接顯示模塊Yl的13腳、顯示模塊L2的8腳，中央處理器Ul的45腳分別連接顯示模塊Yl的12腳、顯示模塊L2的9腳，中央處理器Ul的46腳分別連接顯示模塊Yl的11腳、顯示模塊L2的10腳，中央處理器Ul的47腳分別連接顯示模塊Yl的10腳、顯示模塊L2的11腳，中央處理器Ul的49腳分別連接顯示模塊Yl的9腳、顯示模塊L2的12腳，中央處理器Ul的50腳分別連接顯示模塊Yl的8腳、顯示模塊L2的13腳，中央處理器Ul的51腳分別連接顯示模塊Yl的7腳、顯示模塊L2的14腳，中央處理器Ul的52腳還連接顯示模塊Yl的17腳，中央處理器Ul的33腳還分別連接顯示模塊Yl的3腳、顯示模塊L2的4腳，中央處理器Ul的32腳還連接顯示模塊Yl的15腳；顯示模塊Yl的I腳接地，顯示模塊Yl的2腳連接+5V的電壓，顯示模塊Yl的19腳通過IK的電阻R14連接+5V的電壓，顯示模塊Yl的20腳接地；顯示模塊L2的I腳、16腳接地，顯示模塊L2的2腳連接+5V的電壓，顯示模塊L2的3腳通過I1K的精調(diào)電阻RW接地，顯示模塊L2的15腳通過100的電阻R6連接+5V的電壓。中央處理器Ul的61腳連接三極管Q5的基極，三極管Q5的發(fā)射極接地，三極管Q5的集電極連接蜂鳴器LS2的2腳，蜂鳴器LS2的I腳連接+5V的電壓。中央處理器Ul的62腳連接串口 J3的2腳，中央處理器Ul的63腳連接串口 J3的I腳，串口 J3的3腳接地。
[0038]上述+5V電壓均由穩(wěn)壓器LI提供，穩(wěn)壓器LI的I腳接地，穩(wěn)壓器LI的2腳分別通過10nF的電容C12、1uF的電容C13、100uF/16V的電容C14接地，其中電容C12、電容C13、電容C14并聯(lián)連接，穩(wěn)壓器LI的2腳輸出+5V電壓，穩(wěn)壓器LI的3腳連接直流電源J7的I腳，直流電源J7的2腳接地，穩(wěn)壓器LI的3腳還分別通過1uF的電容ClOUOOnF的電容Cll接地，其中電容C10、電容Cll并聯(lián)連接，穩(wěn)壓器LI的3腳還通過1K的電阻R15、發(fā)光二極管Dl接地。
[0039]場效應(yīng)管U3的3腳通過開關(guān)二極管D2連接+5V電壓，場效應(yīng)管U3的3腳還連接VCC端，場效應(yīng)管U3的4腳通過100K的電阻R4接地，場效應(yīng)管U3的4腳還連接+5V電壓，場效應(yīng)管U3的5腳、6腳連接3.7V鋰電池座J8的I腳，3.7V鋰電池座J8的2腳接地；3.7V鋰電池座J8的I腳還連接電源模塊U6的3腳，電源模塊U6的2腳接地，電源模塊U6的5腳通過6.2K的電阻R20接地，電源模塊U6的4腳連接+5V電壓，電源模塊U6的4腳還通過1uF的電容C15接地，電源模塊U6的4腳通過330的電阻R19、發(fā)光二極管D7連接電源模塊U6的I腳。
[0040]其中，上述中中央處理器Ul采用STM8S207R8T6，芯片U5采用MAX232芯片，串口J2采用DB9，達(dá)林頓晶體管陣列U4采用ULN2003，三極管Ql、Q2、Q3、Q4、Q5均采用S8050，時(shí)鐘芯片U2采用DS1302，顯示模塊Yl采用12832液晶，顯示模塊L2采用IXD1602，蜂鳴器LS2采用BELL ;穩(wěn)壓器LI采用AMSl 117-5.0V，場效應(yīng)管U3采用APM4953芯片，開關(guān)二極管D2采用1N4148，電源模塊U6采用IN4054。數(shù)碼管LSl采用四位七段數(shù)碼管，3.3V紐扣電池座J6用于CR-2032 3.3V紐扣電池的電池座。
[0041]本實(shí)用新型中時(shí)鐘芯片U2的2腳、3腳連接一個(gè)32.768KHz的晶振Y4。晶振Y4的I腳、2腳分別連接一個(gè)電容到地，時(shí)鐘芯片U2的5腳、6腳、7腳分別添加三個(gè)電阻R1、R2、R3后連接到中中央處理器U1，提供中中央處理器Ul以設(shè)置與讀取時(shí)間值。芯片U5的13腳、14腳分別連到串口 J2的2腳和3腳。3.7V鋰電池座J8為場效應(yīng)管U3、電源模塊U6的備用紐扣電池座，3.7V鋰電池座J8的I腳、2腳分別連到鋰電池的正負(fù)極性端。電源切換電路中的場效應(yīng)管U3的5腳與6腳連接到鋰電池的正極性端子，場效應(yīng)管U3的4腳連到外部電源正極性端子。開關(guān)二極管D2的負(fù)極連到場效應(yīng)管U3的3腳，開關(guān)二極管D2的正極連到外部電源的正極，場效應(yīng)管U3的3腳連到CPU的VCC引腳。3.3V紐扣電池座J6為時(shí)鐘芯片U2的備用紐扣電池座。中中央處理器Ul通過BEEP引腳控制三極管Q5的基極，不僅可控制蜂鳴器的開與關(guān)，而且增強(qiáng)了蜂鳴器的驅(qū)動(dòng)能力。電源模塊U6為IN4054，是鋰電池的充電管理芯片。開關(guān)二極管D7為充電指示燈，鋰電池充電時(shí)亮，充電完畢為滅。電阻R20為充電電流設(shè)置電阻，改變該電阻大小可以改變恒流充電電流大小。大數(shù)碼管顯示電路通過一塊8路的達(dá)林頓晶體管陣列U4連接到數(shù)碼管LS1，為數(shù)碼管LSl提供充足的續(xù)流能力。達(dá)林頓晶體管陣列U4的10-16腳分別通過限流電阻連到數(shù)碼管LSl的a-g端，通過更換限流電阻R7-R13的大小可以改變數(shù)碼管LSl的亮度，達(dá)林頓晶體管陣列U4的1_8腳分別連到中中央處理器Ul的PE0-PE6端，數(shù)碼管LSl的A1、A2、A3、A4端分別連到4個(gè)NPN三極管的發(fā)射極，添加三極管可以滿足數(shù)碼管LSl的電流驅(qū)動(dòng)能力。穩(wěn)壓器LI為系統(tǒng)的穩(wěn)壓芯片，為系統(tǒng)提供一個(gè)穩(wěn)定的電壓，發(fā)光二極管Dl為系統(tǒng)的電源指示燈。電阻R6與電阻R14分別為顯示模塊Yl與顯示模塊L2的液晶背光限流電阻，避免電流過大而導(dǎo)致背光等燒毀。通過調(diào)節(jié)精調(diào)電阻RW可以改變顯示模塊L2的對比度從而獲得合適的顯示效果。
[0042]本實(shí)用新型的優(yōu)點(diǎn)在于可以提供多種供電方式供用戶選擇，包括紐扣電池供電、鋰電池供電以及外部直流適配器供電，保證了時(shí)鐘芯片的正常供電避免時(shí)間數(shù)據(jù)的丟失。其中，電源切換電路采用APM4953雙MOS集成芯片，用于切換外部適配器電源與鋰電池電源，若有外部電源則選用外部電源，沒有外部電源就自動(dòng)切換到鋰電池供電。紐扣電池為時(shí)鐘芯片的備用電池。若沒有外部電源并且沒有鋰電池，則自動(dòng)切換到紐扣電池供電。蜂鳴器用于按鍵的提示音。每當(dāng)用戶按下按鍵時(shí)，會(huì)發(fā)出短暫的按鍵觸發(fā)提示音。采用了 EIA-232標(biāo)準(zhǔn)的串行通訊RS-232接口。顯示界面上提供了數(shù)碼管、IXD1602、IXD12232三種可選的顯示方案供用戶選擇。其中數(shù)碼管顯示方式只能顯示數(shù)字，LCD1602可以顯示字符與數(shù)字、IXD12232可以顯示數(shù)字與字符以及漢字。
[0043]對于本領(lǐng)域技術(shù)人員而言，顯然本實(shí)用新型不限于上述示范性實(shí)施例的細(xì)節(jié)，而且在不背離本實(shí)用新型的精神或基本特征的情況下，能夠以其他的具體形式實(shí)現(xiàn)本實(shí)用新型。因此，無論從哪一點(diǎn)來看，均應(yīng)將實(shí)施例看作是示范性的，而且是非限制性的，本實(shí)用新型的范圍由所附權(quán)利要求而不是上述說明限定，因此旨在將落在權(quán)利要求的等同要件的含義和范圍內(nèi)的所有變化囊括在本實(shí)用新型內(nèi)。不應(yīng)將權(quán)利要求中的任何附圖標(biāo)記視為限制所涉及的權(quán)利要求。
[0044]此外，應(yīng)當(dāng)理解，雖然本說明書按照實(shí)施方式加以描述，但并非每個(gè)實(shí)施方式僅包含一個(gè)獨(dú)立的技術(shù)方案，說明書的這種敘述方式僅僅是為清楚起見，本領(lǐng)域技術(shù)人員應(yīng)當(dāng)將說明書作為一個(gè)整體，各實(shí)施例中的技術(shù)方案也可以經(jīng)適當(dāng)組合，形成本領(lǐng)域技術(shù)人員可以理解的其他實(shí)施方式。
【權(quán)利要求】
1.一種排隊(duì)機(jī)，其特征在于，包括中央處理器，與中央處理器電連接的復(fù)位電路、時(shí)鐘電路、電源穩(wěn)壓電路、電源切換電路、鋰電池供電電路、鋰電池充電管理電路、串口電平轉(zhuǎn)換電路、按鍵電路、蜂鳴器電路、液晶顯示電路、程序燒錄接口、紐扣電池座以及串口； 具體的電路連接關(guān)系為: 中央處理器Ul的I腳與串口 Jl的2腳均通過電容Cl接地，串口 Jl的I腳連接中央處理器Ul的58腳，串口 Jl的3腳接地，串口 Jl的4腳連接VCC端； 中央處理器Ul的4腳與5腳均接地，中央處理器Ul的6腳通過電容C2接地，中央處理器Ul的7腳與8腳均連接VCC端，中央處理器Ul的10腳連接芯片U5的12腳，中央處理器Ul的11腳連接芯片U5的11腳，芯片U5的13腳連接串口 J2的3腳，芯片U5的14腳連接串口 J2的2腳，串口 J2的I腳接地，芯片U5的15腳接地，芯片U5的16腳連接+5V的電壓，芯片U5的I腳通過電容C6、電容C7連接+5V的電壓，芯片U5的2腳與3腳均通過電容C7連接+5V的電壓，芯片U5的4腳通過電容C8連接芯片U5的5腳，芯片U5的6腳通過電容C9接地； 中央處理器Ul的18腳與19腳均連接VCC端，中央處理器Ul的18腳與19腳還均通過電容C3接地，中央處理器Ul的20腳與21腳均接地，中央處理器Ul的27腳通過薄膜開關(guān)K4接地，中央處理器Ul的28腳通過薄膜開關(guān)K3接地，中央處理器Ul的29腳通過薄膜開關(guān)K2接地，中央處理器Ul的30腳通過薄膜開關(guān)Kl接地； 中央處理器Ul的31腳通過電阻R5接地，中央處理器Ul的31腳還通過電阻R18連接+5V的電壓，中央處理器Ul的32腳連接達(dá)林頓晶體管陣列U4的7腳，中央處理器Ul的33腳連接達(dá)林頓晶體管陣列U4的6腳，中央處理器Ul的52腳連接達(dá)林頓晶體管陣列U4的5腳，中央處理器Ul的53腳連接達(dá)林頓晶體管陣列U4的4腳，中央處理器Ul的54腳連接達(dá)林頓晶體管陣列U4的3腳，中央處理器Ul的55腳連接達(dá)林頓晶體管陣列U4的2腳，中央處理器Ul的56腳連接達(dá)林頓晶體管陣列U4的I腳，其中，中央處理器Ul的54腳通過電阻R17連接VCC端，中央處理器Ul的55腳通過電阻R16連接VCC端，達(dá)林頓晶體管陣列U4的8腳接地，達(dá)林頓晶體管陣列U4的10腳通過電阻R13連接數(shù)碼管LSl的9腳，達(dá)林頓晶體管陣列U4的11腳通過電阻R12連接數(shù)碼管LSl的8腳，達(dá)林頓晶體管陣列U4的12腳通過電阻Rll連接數(shù)碼管LSl的7腳，達(dá)林頓晶體管陣列U4的13腳通過電阻RlO連接數(shù)碼管LSl的5腳，達(dá)林頓晶體管陣列U4的14腳通過電阻R9連接數(shù)碼管LSl的2腳，達(dá)林頓晶體管陣列U4的15腳通過電阻R8連接數(shù)碼管LSl的4腳，達(dá)林頓晶體管陣列U4的16腳通過電阻R7連接數(shù)碼管LSl的11腳；數(shù)碼管LSl的I腳連接三極管Ql的發(fā)射極，三極管Ql的集電極連接+5V的電壓，三極管Ql的基極連接中央處理器Ul的57腳；數(shù)碼管LSl的3腳連接三極管Q2的發(fā)射極，三極管Q2的集電極連接+5V的電壓，三極管Q2的基極連接中央處理器Ul的60腳；數(shù)碼管LSl的10腳連接三極管Q3的發(fā)射極，三極管Q3的集電極連接+5V的電壓，三極管Q3的基極連接中央處理器Ul的59腳；數(shù)碼管LSl的12腳連接三極管Q4的發(fā)射極，三極管Q4的集電極連接+5V的電壓，三極管Q4的基極連接中央處理器Ul的64腳； 中央處理器Ul的34腳連接時(shí)鐘芯片U2的7腳，中央處理器Ul的34腳還通過電阻R3連接VCC端，中央處理器Ul的35腳連接時(shí)鐘芯片U2的6腳，中央處理器Ul的35腳還通過電阻R2連接VCC端，中央處理器Ul的36腳連接時(shí)鐘芯片U2的5腳，中央處理器Ul的36腳還通過電阻Rl連接VCC端，時(shí)鐘芯片U2的I腳連接VCC端，時(shí)鐘芯片U2的2腳通過電容C4接地，時(shí)鐘芯片U2的3腳通過電容C5接地，時(shí)鐘芯片U2的2腳還連接晶振Y4的2腳，時(shí)鐘芯片U2的3腳還連接晶振Y4的I腳，時(shí)鐘芯片U2的4腳接地，時(shí)鐘芯片U2的8腳連接3.3V紐扣電池座J6的I腳，3.3V紐扣電池座J6的2腳接地； 中央處理器Ul的38腳分別連接顯示模塊Yl的5腳、顯示模塊L2的5腳，中央處理器Ul的39腳接地，中央處理器Ul的40腳連接VCC端，中央處理器Ul的41腳連接打印機(jī)J4的I腳，打印機(jī)J4的2腳接地，中央處理器Ul的42腳分別連接顯示模塊Yl的6腳、顯示模塊L2的6腳，中央處理器Ul的43腳分別連接顯示模塊Yl的14腳、顯示模塊L2的7腳，中央處理器Ul的44腳分別連接顯示模塊Yl的13腳、顯示模塊L2的8腳，中央處理器Ul的45腳分別連接顯示模塊Yl的12腳、顯示模塊L2的9腳，中央處理器Ul的46腳分別連接顯示模塊Yl的11腳、顯示模塊L2的10腳，中央處理器Ul的47腳分別連接顯示模塊Yl的10腳、顯示模塊L2的11腳，中央處理器Ul的49腳分別連接顯示模塊Yl的9腳、顯示模塊L2的12腳，中央處理器Ul的50腳分別連接顯示模塊Yl的8腳、顯示模塊L2的13腳，中央處理器Ul的51腳分別連接顯示模塊Yl的7腳、顯示模塊L2的14腳，中央處理器Ul的52腳還連接顯示模塊Yl的17腳，中央處理器Ul的33腳還分別連接顯示模塊Yl的3腳、顯示模塊L2的4腳，中央處理器Ul的32腳還連接顯示模塊Yl的15腳；顯示模塊Yl的I腳接地，顯示模塊Yl的2腳連接+5V的電壓，顯示模塊Yl的19腳通過電阻R14連接+5V的電壓，顯示模塊Yl的20腳接地；顯示模塊L2的I腳、16腳接地，顯示模塊L2的2腳連接+5V的電壓，顯示模塊L2的3腳通過精調(diào)電阻RW接地，顯示模塊L2的15腳通過電阻R6連接+5V的電壓； 中央處理器Ul的61腳連接三極管Q5的基極，三極管Q5的發(fā)射極接地，三極管Q5的集電極連接蜂鳴器LS2的2腳，蜂鳴器LS2的I腳連接+5V的電壓； 中央處理器Ul的62腳連接串口 J3的2腳，中央處理器Ul的63腳連接串口 J3的I腳，串口 J3的3腳接地； 上述+5V電壓均由穩(wěn)壓器LI提供，穩(wěn)壓器LI的I腳接地，穩(wěn)壓器LI的2腳分別通過電容C12、電容C13、電容C14接地，其中電容C12、電容C13、電容C14并聯(lián)連接，穩(wěn)壓器LI的2腳輸出+5V電壓，穩(wěn)壓器LI的3腳連接直流電源J7的I腳，直流電源J7的2腳接地，穩(wěn)壓器LI的3腳還分別通過電容C10、電容Cll接地，其中電容C10、電容Cll并聯(lián)連接，穩(wěn)壓器LI的3腳還通過電阻R15、發(fā)光二極管Dl接地； 場效應(yīng)管U3的3腳通過開關(guān)二極管D2連接+5V電壓，場效應(yīng)管U3的3腳還連接VCC端，場效應(yīng)管U3的4腳通過電阻R4接地，場效應(yīng)管U3的4腳還連接+5V電壓，場效應(yīng)管U3的5腳、6腳連接3.7V鋰電池座J8的I腳，3.7V鋰電池座J8的2腳接地；3.7V鋰電池座J8的I腳還連接電源模塊U6的3腳，電源模塊U6的2腳接地，電源模塊U6的5腳通過電阻R20接地，電源模塊U6的4腳連接+5V電壓，電源模塊U6的4腳還通過電容C15接地，電源模塊U6的4腳通過電阻R19、發(fā)光二極管D7連接電源模塊U6的I腳。
2.根據(jù)權(quán)利要求1所述的排隊(duì)機(jī)，其特征在于，所述中中央處理器Ul采用STM8S207R8T6。
3.根據(jù)權(quán)利要求1所述的排隊(duì)機(jī)，其特征在于，所述芯片U5采用MAX232芯片。
4.根據(jù)權(quán)利要求1所述的排隊(duì)機(jī)，其特征在于，所述串口J2采用DB9。
5.根據(jù)權(quán)利要求1所述的排隊(duì)機(jī)，其特征在于，所述達(dá)林頓晶體管陣列U4采用ULN2003。
6.根據(jù)權(quán)利要求1所述的排隊(duì)機(jī)，其特征在于，所述時(shí)鐘芯片U2采用DS1302。
7.根據(jù)權(quán)利要求1所述的排隊(duì)機(jī)，其特征在于，所述顯示模塊Yl采用12832液晶。
8.根據(jù)權(quán)利要求1所述的排隊(duì)機(jī)，其特征在于，所述顯示模塊L2采用LCD1602。
9.根據(jù)權(quán)利要求1所述的排隊(duì)機(jī)，其特征在于，所述穩(wěn)壓器LI采用AMS1117-5.0V。
10.根據(jù)權(quán)利要求1所述的排隊(duì)機(jī)，其特征在于，所述場效應(yīng)管U3采用APM4953芯片。
【文檔編號】H02J7/00GK204242271SQ201420786535
【公開日】2015年4月1日 申請日期:2014年12月12日 優(yōu)先權(quán)日:2014年12月12日
【發(fā)明者】趙鎧彬 申請人:趙鎧彬