半導(dǎo)體結(jié)構(gòu)及其制造方法
【技術(shù)領(lǐng)域】
[0001]本申請涉及半導(dǎo)體領(lǐng)域，更具體地，涉及一種具有自對準(zhǔn)源/漏接觸部的半導(dǎo)體結(jié)構(gòu)及其制造方法。
【背景技術(shù)】
[0002]隨著半導(dǎo)體器件的集成密度日益提高，F(xiàn)inFET(鰭式場效應(yīng)晶體管)由于其良好的電學(xué)性能、可擴(kuò)展性以及與常規(guī)制造工藝的兼容性而倍受關(guān)注。圖1中示出了示例FinFET的透視圖。如圖1所示，該FinFET包括:襯底101 ;在襯底101上形成的鰭102 ;與鰭102相交的柵電極103，柵電極103與鰭102之間設(shè)有柵介質(zhì)層104 ;以及隔離層105。在該FinFET中，在柵電極103的控制下，可以在鰭102中具體地在鰭102的三個側(cè)壁(圖中左、右側(cè)壁以及頂壁)中產(chǎn)生導(dǎo)電溝道，如圖1中箭頭所示。也即，鰭102位于柵電極103之下的部分充當(dāng)溝道區(qū)，源區(qū)、漏區(qū)則分別位于溝道區(qū)兩側(cè)。
[0003]在圖1的示例中，F(xiàn)inFET由于在鰭102的三個側(cè)壁上均能產(chǎn)生溝道，從而也稱作3柵FinFET。另外，也可在鰭102的頂壁與柵電極103之間設(shè)置電介質(zhì)層(例如氮化物)來形成2柵FinFET，此時在鰭102的頂壁上不會產(chǎn)生溝道。
[0004]隨著器件的不斷小型化，鰭的尺寸越來越小。例如，在22nm節(jié)點(diǎn)技術(shù)中，鰭的寬度可以為約10-30nm。要針對如此小的鰭，準(zhǔn)確實(shí)現(xiàn)源/漏接觸部相當(dāng)困難。具體地，常規(guī)工藝通過刻蝕接觸孔、向接觸孔中填充導(dǎo)電材料來形成接觸部?？涛g小的接觸孔是非常困難的，而且向如此小的接觸孔中難以填充導(dǎo)電材料。

【發(fā)明內(nèi)容】

[0005]本公開的目的至少部分地在于提供一種半導(dǎo)體結(jié)構(gòu)及其制造方法，以至少部分地克服現(xiàn)有技術(shù)中的上述困難。
[0006]根據(jù)本公開的一個方面，提供了一種半導(dǎo)體結(jié)構(gòu)，包括:襯底；在襯底上沿第一方向延伸的鰭；在襯底上沿與第一方向交叉的第二方向延伸從而與鰭相交的多個器件柵堆疊，各器件柵堆疊在側(cè)壁上形成有側(cè)墻，所述多個器件柵堆疊包括相鄰的第一器件柵堆疊和第二器件柵堆疊；在第一器件柵堆疊和第二器件柵堆疊之間形成的偽柵堆疊，偽柵堆疊在側(cè)壁上形成有側(cè)墻；在各柵堆疊之間延伸的導(dǎo)電材料。
[0007]根據(jù)本公開的另一方面，提供了一種制造半導(dǎo)體結(jié)構(gòu)的方法，包括:在襯底上形成沿第一方向延伸的鰭；在襯底上形成沿與第一方向交叉的第二方向延伸的多條柵極線，所述多條柵極線包括用于形成器件柵極的器件柵極線以及位于所述器件柵極線之間的偽柵極線；在柵極線的側(cè)壁上形成側(cè)墻；以及在各柵極線之間填充導(dǎo)電材料。
[0008]根據(jù)本公開的實(shí)施例，通過直接在柵堆疊/柵極線之間填充導(dǎo)電材料，可以形成自對準(zhǔn)的源/漏接觸部。這可以避免刻蝕和填充接觸孔的困難。偽柵堆疊/偽柵極線可以實(shí)現(xiàn)相鄰器件的源/漏接觸部的所需電隔離。
【附圖說明】
[0009]通過以下參照附圖對本公開實(shí)施例的描述，本公開的上述以及其他目的、特征和優(yōu)點(diǎn)將更為清楚，在附圖中:
[0010]圖1示出根據(jù)現(xiàn)有技術(shù)的示例FinFET ；
[0011]圖2-6是示出了根據(jù)本公開實(shí)施例的制造半導(dǎo)體結(jié)構(gòu)的流程中多個階段的示意截面圖；
[0012]圖7示出了根據(jù)本公開另一實(shí)施例的半導(dǎo)體結(jié)構(gòu)；
[0013]圖8示出了根據(jù)本公開又一實(shí)施例的半導(dǎo)體結(jié)構(gòu)。
【具體實(shí)施方式】
[0014]以下，將參照附圖來描述本公開的實(shí)施例。但是應(yīng)該理解，這些描述只是示例性的，而并非要限制本公開的范圍。此外，在以下說明中，省略了對公知結(jié)構(gòu)和技術(shù)的描述，以避免不必要地混淆本公開的概念。
[0015]在附圖中示出了根據(jù)本公開實(shí)施例的各種結(jié)構(gòu)示意圖。這些圖并非是按比例繪制的，其中為了清楚表達(dá)的目的，放大了某些細(xì)節(jié)，并且可能省略了某些細(xì)節(jié)。圖中所示出的各種區(qū)域、層的形狀以及它們之間的相對大小、位置關(guān)系僅是示例性的，實(shí)際中可能由于制造公差或技術(shù)限制而有所偏差，并且本領(lǐng)域技術(shù)人員根據(jù)實(shí)際所需可以另外設(shè)計(jì)具有不同形狀、大小、相對位置的區(qū)域/層。
[0016]在本公開的上下文中，當(dāng)將一層/元件稱作位于另一層/元件“上”時，該層/元件可以直接位于該另一層/元件上，或者它們之間可以存在居中層/元件。另外，如果在一種朝向中一層/元件位于另一層/元件“上”，那么當(dāng)調(diào)轉(zhuǎn)朝向時，該層/元件可以位于該另一層/元件“下”。
[0017]圖2-8是示出了根據(jù)本公開實(shí)施例的制造半導(dǎo)體結(jié)構(gòu)的流程中多個階段的示意截面圖。
[0018]如圖2(圖2(a)是俯視圖，圖2(b)是沿圖2(a)中AA^線的截面圖，圖2 (C)是沿圖2(a)中線的截面圖)所示，提供襯底200。襯底200可以包括體半導(dǎo)體襯底如S1、Ge，化合物半導(dǎo)體襯底如 SiGe、GaAsN GaSb、AlAs、InAs、InP、GaN、SiC、InGaAs、InSb、InGaSb,絕緣體上半導(dǎo)體襯底(SOI)等。為方便說明，以下以體硅襯底以及硅系材料為例進(jìn)行描述。
[0019]在襯底200上，形成了沿第一方向(例如，圖中水平方向)平行延伸的多個鰭202a、202b和202c。其中，鰭202b根據(jù)器件設(shè)計(jì)被構(gòu)圖為分成兩個部分202b_l和202b_2。在圖2的示例中，鰭202a、202b和202c被示出為與襯底200 —體，由襯底200的一部分(例如，通過對襯底200進(jìn)行構(gòu)圖)形成。但是，本公開不限于此。例如，鰭202a、202b和202c可通過在襯底200上外延的另外半導(dǎo)體層形成。另外需要指出的是，鰭的布局根據(jù)器件設(shè)計(jì)而定，不限于圖2中所示的布局，而且鰭的數(shù)目可以為更多或更少。在本公開中，表述“在襯底上形成鰭”或類似表述包括通過任何合適的方式在襯底上按任何合適的布局形成一個或多個鰭，表述“在襯底上形成的鰭”或類似表述包括通過任何合適的方式在襯底上形成的任何合適布局的一個或多個鰭。
[0020]另外，在圖2中，將鰭202a、202b和202c的側(cè)壁示出為完全垂直于襯底200的表面。這僅僅是為了圖示方便。事實(shí)上，鰭的側(cè)壁可以傾斜。
[0021]另外，在襯底200上可以形成有隔離層204。例如，隔離層204可以通過在襯底200上淀積氧化物(例如，氧化硅)然后回蝕來形成。在回蝕之前，可以進(jìn)行平坦化處理如化學(xué)機(jī)械拋光(CMP)。這種隔離層204可以視為限定有源區(qū)(S卩，鰭)的淺溝槽隔離(STI)。這里需要指出的是，在某些情況下，例如襯底為SOI襯底，可以省略這種隔離層204。
[0022]在此需要指出的是，僅僅為了圖示的方便，圖2中的俯視圖與截面圖并非是按比例繪制的。
[0023]接下來，可以在形成有鰭的襯底200上形成柵極線(隨后構(gòu)成器件的柵堆疊)。根據(jù)本公開的實(shí)施例，除了按器件設(shè)計(jì)形成用于形成器件柵堆疊的器件柵極線之外，還按需(如下所述，例如在相鄰器件的源/漏接觸部需要進(jìn)行隔離之處)形成偽柵極線。在此，所謂“偽”柵極線，是指在物理結(jié)構(gòu)上與器件柵極線實(shí)質(zhì)上相同，但是并不真正用于器件操作的柵極線。
[0024]具體地，可以在圖2所示的結(jié)構(gòu)上，例如通過淀積形成柵介質(zhì)材料層和柵電極材料層。例如，柵介質(zhì)材料層可以包括高K柵介質(zhì)如Hf02、、HfS1、HfS1N、HfTaO, HfT1,HfZrO, A1203、La2O3, ZrO2, LaAlO中任一種或其組合；柵電極材料層可以包括金屬柵導(dǎo)體如T1、Co、N1、Al、W或其合金或金屬氮化物等。另外，柵介質(zhì)材料層還可以包括一層薄的氧化物(高K柵介質(zhì)形成于該氧化物上)。在柵介質(zhì)材料層和柵電極材料層之間，還可以形成功函數(shù)調(diào)節(jié)層(圖中未示出)。備選地，在應(yīng)用替代柵工藝的實(shí)施例中，柵介質(zhì)材料層可以包括犧牲柵介質(zhì)材料如氧化物，柵電極材料層可以包括犧牲柵導(dǎo)體如多晶硅。
[0025]在柵電極材料層上，可以通過涂覆光刻膠(未示出)并利用掩模進(jìn)行曝光，然后顯影，獲得與將要形成的柵極線圖案(包括器件柵極線和偽柵極線)相對應(yīng)的光刻膠線形圖案。光刻膠圖案可以包括沿第二方向(例如，圖中豎直方向)彼此平行的線段，它們具有相同或相近的間距和關(guān)鍵尺寸。鰭延伸的第一方向與柵極線延伸的第二方向可以一定的角度如90度相交。
[0026]接下來，如圖3(圖3(a)是俯視圖，圖3(b)是沿圖3(a)中AA^線的截面圖，圖3(c)是沿圖3(a)中BB'線的截面圖)所示，利用線形圖案來刻蝕如反應(yīng)離子刻蝕(RIE)柵電極材料層，以形成平行的柵極線208a、208D-a、208D-b和208b。在此，柵極線208b根據(jù)器件設(shè)計(jì)被構(gòu)圖為分成兩個部分208b-l和208b-2。在此，還刻蝕了柵介質(zhì)材料層，從而得到的柵介質(zhì)層206僅位于各柵極線之下。之后，可以去除光刻膠。
[0027]根據(jù)另一示例，可以在圖2所示的結(jié)構(gòu)上先形成一硬掩膜層(例如，氮化硅)，然后再如上所述形成構(gòu)圖的光刻膠。之后，利用光刻膠對硬掩膜層進(jìn)行構(gòu)圖，并可以去除光刻膠。然后，可以使用構(gòu)圖的硬掩膜，來對柵電極材料層進(jìn)行構(gòu)圖。這種硬掩膜可以去除，也可以保留在得到的柵極線頂部。
[0028]在該示例中，柵極線208a和208b是根據(jù)器件設(shè)計(jì)將要真正用于器件操作的器件柵極線。在器件設(shè)計(jì)布局中，它們彼此相鄰，但是根據(jù)器件設(shè)計(jì)，它們相應(yīng)的源/漏區(qū)(分別形成于鰭部分202b-l、202b-2中柵極線208a、208b的相對兩側(cè)，即在圖3(b)中的左右兩偵D需要彼此電隔離。為此，在它們之間形成了偽柵極線208D-a和208D-b。在該示例中，偽柵極線208D-a和208D-b —側(cè)的側(cè)壁大致對準(zhǔn)于相應(yīng)的鰭部分202b_l、202b_2的側(cè)壁。
[0029]在本公開的上下文中，“相鄰的柵極線/柵堆疊”是指將柵極線(包括器件柵極線和偽柵極線)/柵堆疊(包括器件柵堆疊/偽柵堆疊)整體考慮時彼此相鄰的結(jié)構(gòu)，而“相鄰的器件柵極線/器件柵堆疊”是指單獨(dú)考慮器件柵極線/器件柵堆疊而不考慮偽柵極線/偽柵堆疊時彼此相鄰的結(jié)構(gòu)(即，某兩個器件柵極線/器件柵堆疊“相鄰”，但它們之間可能存在一個或多個偽柵極線/偽柵堆疊)。
[0030]在形成了柵極線之后，可以按照常規(guī)工藝來進(jìn)行處理。例如，可以進(jìn)行離子注入(形成延伸區(qū)、源/漏等)、側(cè)墻(spacer)形成等。在此，需要指出的是，這些具體工藝(如離子注入等)，與本發(fā)明的主旨并無直接關(guān)聯(lián)，在此不進(jìn)行詳細(xì)描述。它們可以采用現(xiàn)有技術(shù)來實(shí)現(xiàn)，也可以采用將來發(fā)展的技術(shù)來實(shí)現(xiàn)。
[0031]圖4(圖4(a)是俯視圖，圖4(b)是沿圖4(a)中AA'線的截面圖)中示出了在柵極線的側(cè)壁上形成側(cè)墻210且在鰭中形成源/漏區(qū)S/D后的情況。側(cè)墻210可以包括單層或多層配置，且可以包括各種合適的電介質(zhì)材料如Si02、Si3N4、Si0N中任一種或其組合。在相鄰柵極線(包括器件柵極線和偽柵極線)之間，相鄰器件的源/漏區(qū)S/D可以連接在一起。
[0032]由于如上所述，在該示例中，偽柵極線208D