靜電保護(hù)電路以及半導(dǎo)體集成電路裝置的制造方法
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明涉及一種從ESD(Electro-Static Discharge:靜電的放電)中對半導(dǎo)體集成電路裝置的內(nèi)部電路進(jìn)行保護(hù)的靜電保護(hù)電路。而且，本發(fā)明還涉及一種內(nèi)置了這種靜電保護(hù)電路的半導(dǎo)體集成電路裝置。
【背景技術(shù)】
[0002]在半導(dǎo)體集成電路裝置中，為了防止由人體或輸送器件所攜帶的靜電被施加到內(nèi)部電路上所導(dǎo)致的內(nèi)部電路的破壞，而設(shè)置了靜電保護(hù)電路。例如，將靜電保護(hù)電路連接在供給高電位側(cè)的電源電位的第一端子與供給低電位側(cè)的電源電位的第二端子之間。當(dāng)通過靜電的放電而將正電荷施加于第一端子上時，由于正電荷經(jīng)由靜電保護(hù)電路而被放到第二端子上，因此不會向內(nèi)部電路施加過大的電壓，從而能夠防止內(nèi)部電路的破壞。
[0003]作為相關(guān)的技術(shù)，在專利文獻(xiàn)I的圖9中，圖示了一種被連接在第一電源線與第二電源線之間的現(xiàn)有的靜電放電保護(hù)電路。該靜電放電保護(hù)電路具備:時間常數(shù)電路101，其由被串聯(lián)連接在第一電源線與第二電源線之間的電阻以及電容器構(gòu)成;放電電路，其由被連接在第一電源線與第二電源線之間的N溝道晶體管102構(gòu)成;變換器103?105，其為三級，且輸入側(cè)與電阻和電容器之間的連接節(jié)點(diǎn)連接，輸出側(cè)與晶體管102的柵極連接。
[0004]在該靜電放電保護(hù)電路中，在正電荷被施加到第一電源線上的情況下，如果第一電源線的電位的上升時間短于與時間常數(shù)電路1I的時間常數(shù)相對應(yīng)的時間，則電阻與電容器之間的連接節(jié)點(diǎn)的電位將變?yōu)榈碗娖?。電阻與電容器之間的連接節(jié)點(diǎn)的電位，在與時間常數(shù)電路101的時間常數(shù)相對應(yīng)的期間內(nèi)被維持在低電平上。在該期間內(nèi)，晶體管102的柵極變?yōu)楦唠娖剑w管102成為導(dǎo)通狀態(tài)。由此，被施加在第一電源線上的正電荷向第二電源線放出，從而保護(hù)了內(nèi)部電路。
[0005]如此，在專利文獻(xiàn)I的圖9所示的靜電放電保護(hù)電路中，根據(jù)一個時間常數(shù)電路101的時間常數(shù)而決定了放電工作的開始條件與結(jié)束條件。因此，如果以僅在施加電壓急劇上升的情況下開始進(jìn)行放電工作的方式來設(shè)定時間常數(shù)，則放電工作的持續(xù)時間有可能變得不充分。另一方面，如果以確保充分的放電工作的持續(xù)時間的方式來設(shè)定時間常數(shù)，則在電源接通時在電源電壓上升之際靜電放電保護(hù)電路有可能會發(fā)生誤動作。
[0006]此外，在專利文獻(xiàn)I的圖9所示的靜電放電保護(hù)電路中，電流從第一電源線與第二電源線之間的電壓低于內(nèi)部電路的最小工作電壓的工作區(qū)域起開始流向晶體管102。因此，如果在電源接通時在電源電壓上升之際靜電放電保護(hù)電路進(jìn)行了工作，則內(nèi)部電路有可能會發(fā)生誤動作。這種的靜電放電保護(hù)電路需要以對電源接通時的電源電壓的上升時間加以限制的方式來使用。
[0007]而且，在專利文獻(xiàn)2中公開了一種如下的靜電放電保護(hù)電路，所述靜電放電保護(hù)電路能夠通過簡單的電路結(jié)構(gòu)而以使由靜電放電所放出的電荷沒有剩余的方式使之充分放電。該靜電放電保護(hù)電路具備觸發(fā)電路和放電電路，所述觸發(fā)電路包括在第一線與第二線之間并聯(lián)連接的第一電路以及第二電路，所述放電電路包括晶體管，所述晶體管被連接于第一線與第二線之間，且柵極與觸發(fā)電路的預(yù)定的連接節(jié)點(diǎn)直接或間接連接，并且通過柵極電位的變化而導(dǎo)通。
[0008]第一電路包括在第一線與第二線之間串聯(lián)連接的第一阻抗元件以及電容器元件、和與第一阻抗元件串聯(lián)連接且與電容器元件并聯(lián)連接的第一導(dǎo)電型的第一晶體管。第二電路包括在第一線與第二線之間串聯(lián)連接的第二導(dǎo)電型的第二晶體管和第二阻抗元件。第二晶體管的柵極與第一阻抗元件和電容器元件之間的第一節(jié)點(diǎn)連接，第一晶體管的柵極與第二晶體管和第二阻抗元件之間的第二節(jié)點(diǎn)連接，預(yù)定的連接節(jié)點(diǎn)為第一節(jié)點(diǎn)或第二節(jié)點(diǎn)。
[0009]在該靜電放電保護(hù)電路中，當(dāng)通過靜電的放電而使第二晶體管暫時成為導(dǎo)通狀態(tài)時，在第一線的電位高于第二線的電位的狀態(tài)下第二晶體管將繼續(xù)保持導(dǎo)通狀態(tài)，而與CR時間常數(shù)無關(guān)，并且放電電路將通過靜電的放電而被施加在第一線上的電荷向第二線放出。但是，如果在電源接通時在電源電壓上升之際靜電放電保護(hù)電路發(fā)生了誤動作，則電流可能會仍舊持續(xù)流向放電電路。
[0010]專利文獻(xiàn)
[0011 ] 專利文獻(xiàn)I:日本特開2009-182119號公報(第0003-0010段，圖9)
[0012]專利文獻(xiàn)2:日本特開2014-132717號公報(第0017-0018段，圖1)

【發(fā)明內(nèi)容】

[0013]因此，鑒于上述的問題點(diǎn)，本發(fā)明的第一目的在于，提供一種如下的靜電保護(hù)電路，所述靜電保護(hù)電路僅在施加電壓的上升沿急劇上升的情況下開始進(jìn)行放電工作，并且能夠以合適的比例放出通過靜電的放電而被施加的電荷。此外，本發(fā)明的第二目的在于，提供一種如下的靜電保護(hù)電路，所述靜電保護(hù)電路僅在施加電壓為設(shè)定電壓以上的情況下開始進(jìn)行放電工作，并且能夠以合適的比例放出通過靜電的放電而被施加的電荷。另外，本發(fā)明的第三目的在于，提供一種如下的靜電保護(hù)電路，所述靜電保護(hù)電路在電源接通時防止電源電壓上升時的過度的放電工作，從而能夠確保規(guī)定以上的電源電壓。此外，本發(fā)明的第四目的在于，提供一種內(nèi)置了這種靜電保護(hù)電路的半導(dǎo)體集成電路裝置。
[0014]本發(fā)明的觀點(diǎn)所涉及的靜電保護(hù)電路，其經(jīng)由第一節(jié)點(diǎn)而與第一端子連接，并且經(jīng)由第二節(jié)點(diǎn)而與第二端子連接，且在靜電被施加于所述第一端子或所述第二端子上的情況下，使由所述靜電產(chǎn)生的電荷放電，所述靜電保護(hù)電路具備:
[0015]放電電路，其被連接在所述第一節(jié)點(diǎn)與所述第二節(jié)點(diǎn)之間，且使由所述靜電產(chǎn)生的電荷放電；
[0016]鎖存電路，其被連接在所述第一節(jié)點(diǎn)與所述第二節(jié)點(diǎn)之間，且向所述放電電路輸出對所述放電電路的動作進(jìn)行控制的信號；
[0017]開關(guān)電路，其與所述鎖存電路連接，且使對所述放電電路的動作進(jìn)行控制的信號變化；
[0018]控制電路，其被連接在所述第一節(jié)點(diǎn)與所述第二節(jié)點(diǎn)之間，且向所述開關(guān)電路輸出對所述開關(guān)電路的動作進(jìn)行控制的信號。
[0019]本發(fā)明的其他觀點(diǎn)所涉及的靜電保護(hù)電路，其經(jīng)由第一節(jié)點(diǎn)而與第一端子連接，并且經(jīng)由第二節(jié)點(diǎn)而與第二端子連接，所述靜電保護(hù)電路具備:第一阻抗元件，其被連接在所述第一節(jié)點(diǎn)以及所述第二節(jié)點(diǎn)中的一方與第三節(jié)點(diǎn)之間；第一電容器，其被連接在所述第三節(jié)點(diǎn)與所述第一節(jié)點(diǎn)以及所述第二節(jié)點(diǎn)中的另一方之間；第二阻抗元件，其被連接在所述第一節(jié)點(diǎn)以及所述第二節(jié)點(diǎn)中的所述一方與第四節(jié)點(diǎn)之間；第二電容器或者箝位電路，其被連接在所述第四節(jié)點(diǎn)與所述第一節(jié)點(diǎn)以及所述第二節(jié)點(diǎn)中的所述另一方之間；第一晶體管以及第二晶體管，所述第一晶體管以及所述第二晶體管被串聯(lián)地連接在所述第一節(jié)點(diǎn)以及所述第二節(jié)點(diǎn)中的所述一方與第五節(jié)點(diǎn)之間，并且在所述第一節(jié)點(diǎn)與所述第二節(jié)點(diǎn)相比成為高電位時，所述第一晶體管隨著所述第一阻抗元件的兩端所產(chǎn)生的電位差的增大而成為導(dǎo)通狀態(tài)，所述第二晶體管隨著所述第二阻抗元件的兩端所產(chǎn)生的電位差的增大而成為導(dǎo)通狀態(tài);第三阻抗元件，其被連接在所述第五節(jié)點(diǎn)與所述第一節(jié)點(diǎn)以及所述第二節(jié)點(diǎn)中的所述另一方之間；第三晶體管，其被連接在所述第四節(jié)點(diǎn)與所述第一節(jié)點(diǎn)以及所述第二節(jié)點(diǎn)中的所述另一方之間，并且在所述第一節(jié)點(diǎn)與所述第二節(jié)點(diǎn)相比成為高電位時，隨著所述第三阻抗元件的兩端所產(chǎn)生的電位差的增大而成為導(dǎo)通狀態(tài);放電電路，其被連接在所述第一節(jié)點(diǎn)與所述第二節(jié)點(diǎn)之間，在所述第一節(jié)點(diǎn)與所述第二節(jié)點(diǎn)相比成為高電位時，電流隨著所述第二阻抗元件或者第三阻抗元件的兩端所產(chǎn)生的電位差的增大而從所述第一節(jié)點(diǎn)流向所述第二節(jié)點(diǎn)。
[0020]本發(fā)明的其他觀點(diǎn)所涉及的靜電保護(hù)電路，其經(jīng)由第一節(jié)點(diǎn)而與第一端子連接，并且經(jīng)由第二節(jié)點(diǎn)而與第二端子連接，所述靜電保護(hù)電路具備:第一電容器，其被連接在所述第一節(jié)點(diǎn)以及所述第二節(jié)點(diǎn)中的一方與第三節(jié)點(diǎn)之間；第一阻抗元件，其被連接在所述第三節(jié)點(diǎn)與所述第一節(jié)點(diǎn)以及所述第二節(jié)點(diǎn)中的另一方之間；第二阻抗元件，其被連接在所述第一節(jié)點(diǎn)以及所述第二節(jié)點(diǎn)中的所述一方與第四節(jié)點(diǎn)之間；第二電容器或箝位電路，其被連接在所述第四節(jié)點(diǎn)與所述第一節(jié)點(diǎn)以及所述第二節(jié)點(diǎn)中的所述另一方之間；第一晶體管，其被連接在所述第一節(jié)點(diǎn)以及所述第二節(jié)點(diǎn)中的所述一方與第五節(jié)點(diǎn)之間，并且在所述第一節(jié)點(diǎn)與所述第二節(jié)點(diǎn)相比成為高電位時，所述第一晶體管隨著所述第二阻抗元件的兩端所產(chǎn)生的電位差的增大而成為導(dǎo)通狀態(tài);第三阻抗元件，其被連接在所述第五節(jié)點(diǎn)與所述第一節(jié)點(diǎn)以及所述第二節(jié)點(diǎn)中的所述另一方之間；第二晶體管以及第三晶體管，所述第二晶體管以及第三晶體管被串聯(lián)地連接在所述第四節(jié)點(diǎn)與所述第一節(jié)點(diǎn)以及所述第二節(jié)點(diǎn)中的所述另一方之間，并且在所述第一節(jié)點(diǎn)與所述第二節(jié)點(diǎn)相比成為高電位時，所述第二晶體管隨著所述第一阻抗元件的兩端所產(chǎn)生的電位差的增大而成為導(dǎo)通狀態(tài)，所述第三晶體管隨著所述第三阻抗元件的兩端所產(chǎn)生的電位差的增大而成為導(dǎo)通狀態(tài);放電電路，其被連接在所述第一節(jié)點(diǎn)與所述第二節(jié)點(diǎn)之間，在所述第一節(jié)點(diǎn)與所述第二節(jié)點(diǎn)相比成為高電位時，電流隨著所述第二阻抗元件或第三阻抗元件的兩端所產(chǎn)生的電位差的增大而從所述第一節(jié)點(diǎn)流向所述第二節(jié)點(diǎn)。
[0021]在本發(fā)明的觀點(diǎn)所涉及的靜電保護(hù)電路中，在使用第二電容器的情況下，設(shè)置有由第一阻抗元件以及第一電容器構(gòu)成的第一串聯(lián)電路和由第二阻抗元件以及第二電容器構(gòu)成的第二串聯(lián)電路。由此，通過單獨(dú)地對決定開始放電工作的條件的時間常數(shù)和決定停止放電工作的條件的時間常數(shù)進(jìn)行設(shè)定，從而能夠僅在施加電壓的上升沿急劇上升的情況下開始進(jìn)行放電工作，并且以合適的比例放出通過靜電的放電而被施加的電荷。
[0022]在此，可以為，第一串聯(lián)電路的時間常數(shù)大于第二串聯(lián)電路的時間常數(shù)。由此，能夠使被連接在第一串聯(lián)電路上的晶體管延長維持導(dǎo)通狀態(tài)的時間，從而以合適的比例放出通過靜電的放電而被施加的電荷。此外，可以設(shè)為僅在施加電壓的上升沿急劇上升的情況下使被連接在第二串聯(lián)電路上的晶體管成為導(dǎo)通狀態(tài)，從而能夠防止在電源接通時在電源電壓上升之際的靜電放電保護(hù)電路的誤動作。
[0023]而且，也可以采用如下方式，S卩，第一串聯(lián)電路的時間常數(shù)為200ns以上，第二串聯(lián)電路的時間常數(shù)為50ns以下。在人體模型中，由于沖擊電流表示在從產(chǎn)生起200ns左右的時間內(nèi)的較大的電流值，因此通過將開始進(jìn)行放電工作起至停止的時間設(shè)為200ns以上，從而能夠防止由人體所攜帶的靜電被施加于半導(dǎo)體集成電路裝置的內(nèi)部電路所導(dǎo)致的內(nèi)部電路的破壞。此外，由于沖擊電流的上升時間為1ns左右，因此只要在施加電壓的上升時間為50ns以下的情況下進(jìn)行放電工作，則能夠防止在正常工作時在電源電壓的上升時間遲于50ns的情況下靜電放電保護(hù)電路的誤動作。
[0024]在本發(fā)明的觀點(diǎn)所涉及的靜電保護(hù)電路中，在使用箝位電路的情況下，在被連接在箝位電路上的晶體管以及第三晶體管從斷開狀態(tài)變化為導(dǎo)通狀態(tài)時，能夠根據(jù)第一節(jié)點(diǎn)與第二節(jié)點(diǎn)之間的電壓是否為預(yù)定的電壓以上來決定變化條件。預(yù)定的電壓成為箝位電路的箝位電壓與被連接在箝位電路上的晶體管的閾值電壓之和。由此，通過單獨(dú)地對開始放電工作的條件和停止放電工作的條件進(jìn)行設(shè)定，從而能夠僅在施加電壓為設(shè)定電壓以上的情況下開始進(jìn)行放電工作，并且以合適的比例放出通過靜電的放電而被施加的電荷。
[0025]在上述方式中，可以采用如下方式，S卩，靜電保護(hù)電路還具備檢測電路，所述檢測電路在第一節(jié)點(diǎn)與第二節(jié)點(diǎn)相比成為高電位時，隨著第二阻抗元件或者第三阻抗元件的兩端所產(chǎn)生的電位差的增大而將輸出信號激活，放電電路在檢測電路的輸出信號被激活時使電流從第一節(jié)點(diǎn)流向第二節(jié)點(diǎn)。
[0026]雖然在不具有檢測電路的情況下，為了驅(qū)動放電電路而需要將與第二電容器或第二電容器連接的晶體管的尺寸設(shè)得較大，但由于通過設(shè)置檢測電路，從而也可以不將與第二電容器或第二電容器連接的晶體管的尺寸設(shè)得較大，因此能夠降低電路面積與成本。
[0027]本發(fā)明的其他觀點(diǎn)所涉及的靜電保護(hù)電路，其在上述的靜電保護(hù)電路中，還具備第四阻抗元件，所述第四阻抗元件被連接在第五節(jié)點(diǎn)與第六節(jié)點(diǎn)之間，并且第三阻抗元件被連接在第六節(jié)點(diǎn)與第一節(jié)點(diǎn)以及第二節(jié)點(diǎn)中的另一方之間。
[0028]根據(jù)本發(fā)明的觀點(diǎn)，由于第三阻抗元件以及第四阻抗元件構(gòu)成了分壓電路，因此即使在正常工作時因電源接通而使電源電壓急劇上升，只要第一節(jié)點(diǎn)與第二節(jié)點(diǎn)之間的電壓小于預(yù)定的電壓，則靜電保護(hù)電路也不會開始進(jìn)行放電工作。此外，當(dāng)因靜電的施加而使靜電保護(hù)電路暫時開始放電工作時，只要第一節(jié)點(diǎn)與第二節(jié)點(diǎn)之間的電壓為預(yù)定的電壓以上，則通過使靜電保護(hù)電路在預(yù)定的時間內(nèi)繼續(xù)進(jìn)行放電工作，從而能夠使靜電保護(hù)電路的兩端間的電壓被保持在大致固定的電壓(保持電壓)。因此，能夠防止在電源接通時在電源電壓上升之際的過度的放電工作，從而能夠確保固定以上的電源電壓。
[0029]或者，也可以為，靜電保護(hù)電路在具備檢測電路的情況下，還具備第四阻抗元件和第四晶體管，所述第四阻抗元件被連接在第五節(jié)點(diǎn)與第六節(jié)點(diǎn)之間，所述第四晶體管與第四阻抗元件串聯(lián)連接，并且在檢測電路的輸出信號被激活時成為導(dǎo)通狀態(tài)，第三阻抗元件被連接在第六節(jié)點(diǎn)與第一節(jié)點(diǎn)以及第二節(jié)點(diǎn)中的另一方之間。
[0030]在該情況下，當(dāng)通過靜電的施加而使靜電保護(hù)電路暫時開始放電工作時，由第三阻抗元件以及第四阻抗元件和第四晶體管構(gòu)成的分壓電路中的分壓比上升，因此第一節(jié)點(diǎn)與第二節(jié)點(diǎn)之間的電壓下降，從而相對于達(dá)到半導(dǎo)體集成電路裝置的內(nèi)部電路破壞的程度的電壓的裕度將增加，從而使靜電耐受量提高。
[0031]本發(fā)明的其他觀點(diǎn)所涉及的靜電保護(hù)電路，其經(jīng)由第一節(jié)點(diǎn)而與第一端子連接，并且經(jīng)由第二節(jié)點(diǎn)而與第二端子連接，所述靜電保護(hù)電路具備:放電電路，其被連接在第一節(jié)點(diǎn)與第二節(jié)點(diǎn)之間;鎖存電路，其在靜電被施加于第一端子或第二端子上時，將使放電電路工作的信號鎖存并輸出；開關(guān)電路，其對鎖存電路進(jìn)行控制;