八實(shí)施方式所涉及的靜電保護(hù)電路的結(jié)構(gòu)例的電路圖。在本發(fā)明的第一實(shí)施方式至第七實(shí)施方式中，也可以替換P溝道MOS晶體管與N溝道MOS晶體管，并與之相應(yīng)地改變各個(gè)元件的連接。在圖19中，作為一個(gè)示例而圖示了在第三實(shí)施方式所涉及的靜電保護(hù)電路中替換了P溝道MOS晶體管與N溝道MOS晶體管的靜電保護(hù)電路10j。
[0175]靜電保護(hù)電路1j包括作為第一阻抗元件至第四阻抗元件的電阻元件Rl?R4、電容器Cl以及C2、N溝道MOS晶體管QNl以及QN2、P溝道MOS晶體管QP3、檢測(cè)電路12、放電電路Ila0
[0176]電阻元件Rl被連接在節(jié)點(diǎn)N2與節(jié)點(diǎn)N3之間，電容器Cl被連接在節(jié)點(diǎn)N3與節(jié)點(diǎn)NI之間。此外，電阻元件R2被連接在節(jié)點(diǎn)N2與節(jié)點(diǎn)N4之間，電容器C2被連接在節(jié)點(diǎn)N4與節(jié)點(diǎn)NI之間。
[0177]晶體管QNl以及QN2被串聯(lián)連接在節(jié)點(diǎn)N2與節(jié)點(diǎn)N5之間。晶體管QNl具有被連接在節(jié)點(diǎn)N2上的源極和被連接在節(jié)點(diǎn)N3上的柵極。晶體管QN2具有被連接在節(jié)點(diǎn)N5上的漏極、被連接在晶體管QNl的漏極上的源極和被連接在節(jié)點(diǎn)N4上的柵極。在節(jié)點(diǎn)NI與節(jié)點(diǎn)N2相比成為高電位時(shí)，晶體管QNl隨著電阻元件Rl的兩端所產(chǎn)生的電位差的增大而成為導(dǎo)通狀態(tài)，晶體管QN2隨著電阻元件R2的兩端所產(chǎn)生的電位差的增大而成為導(dǎo)通狀態(tài)。
[0178]電阻元件R4被連接在節(jié)點(diǎn)N5與節(jié)點(diǎn)N6之間，電阻元件R3被連接在節(jié)點(diǎn)N6與節(jié)點(diǎn)NI之間。電阻元件R3以及R4構(gòu)成了對(duì)節(jié)點(diǎn)NI與節(jié)點(diǎn)N5之間的電壓進(jìn)行分壓的分壓電路。此外，晶體管QP3被連接在節(jié)點(diǎn)N4與節(jié)點(diǎn)NI之間。晶體管QN3具有被連接在節(jié)點(diǎn)N4上的漏極、被連接在節(jié)點(diǎn)N2上的源極和被連接在節(jié)點(diǎn)N5上的柵極。晶體管QP3具有被連接在節(jié)點(diǎn)NI上的源極、被連接在節(jié)點(diǎn)N4上的漏極和被連接在節(jié)點(diǎn)N6上的柵極。在節(jié)點(diǎn)NI與節(jié)點(diǎn)N2相比成為高電位時(shí)，隨著電阻元件R3的兩端所產(chǎn)生的電位差的增大而成為導(dǎo)通狀態(tài)。
[0179 ]在此，對(duì)圖19所示的靜電保護(hù)電路1 j的工作進(jìn)行詳細(xì)說明。
[0180]當(dāng)在節(jié)點(diǎn)NI與節(jié)點(diǎn)N2之間被施加有正電壓(節(jié)點(diǎn)NI的電位> 節(jié)點(diǎn)N2的電位)時(shí)，電流從節(jié)點(diǎn)NI經(jīng)由由電容器Cl以及電阻元件Rl構(gòu)成的第一串聯(lián)電路而流向節(jié)點(diǎn)N2。由此，在實(shí)施電容器Cl的充電的同時(shí)，電阻元件Rl的兩端電壓上升。此外，電流從節(jié)點(diǎn)NI經(jīng)由由電容器C2以及電阻元件R2構(gòu)成的第二串聯(lián)電路而流向節(jié)點(diǎn)N2。由此，在實(shí)施電容器C2的充電的同時(shí)，電阻元件R2的兩端電壓上升。
[0181]在正常工作時(shí)，在被施加于節(jié)點(diǎn)NI與節(jié)點(diǎn)N2之間的電壓平緩地上升的情況下，電阻元件R2的兩端電壓一直小于晶體管QN2的閾值電壓，而晶體管QN2則維持?jǐn)嚅_狀態(tài)。另一方面，在正常工作時(shí)或通過靜電的放電而使被施加于節(jié)點(diǎn)NI與節(jié)點(diǎn)N2之間的電壓急劇上升的情況下，電阻元件Rl的兩端電壓成為晶體管QNl的閾值電壓以上，從而使晶體管QNl導(dǎo)通。此外，電阻元件R2的兩端電壓成為晶體管QN2的閾值電壓以上，從而使晶體管QN2導(dǎo)通。但是，在該時(shí)間點(diǎn)下，檢測(cè)電路12的輸入端子IN的電位成為低電平。
[0182]通過使晶體管QNl以及QN2導(dǎo)通，從而使電壓被施加在由電阻元件R3以及R4構(gòu)成的分壓電路的兩端上，進(jìn)而使電阻元件R3的兩端電壓從OV起上升。在此，如果節(jié)點(diǎn)NI與節(jié)點(diǎn)N2之間的電壓小于預(yù)定的值，則電阻元件R3的兩端電壓將一直小于晶體管QP3的閾值電壓，并且晶體管QP3維持?jǐn)嚅_狀態(tài)。另一方面，如果節(jié)點(diǎn)NI與節(jié)點(diǎn)N2之間的電壓為預(yù)定的值以上，則電阻元件R3的兩端電壓將變?yōu)榫w管QP3的閾值電壓以上，從而使晶體管QP3轉(zhuǎn)變?yōu)閷?dǎo)通狀態(tài)。
[0183]由于通過使晶體管QP3導(dǎo)通，從而增加了流向電阻元件R2的電流進(jìn)而使電阻元件R2的兩端電壓上升，因此流向晶體管QN2的電流增加(正反饋)。同時(shí)，檢測(cè)電路12的輸入端子IN的電位成為高電平，而檢測(cè)電路12的輸出信號(hào)則被激活為低電平。由此，放電電路Ila的晶體管QPl I使電流從節(jié)點(diǎn)NI開始流向節(jié)點(diǎn)N2。
[0184]此外，通過增加流向晶體管QN2的電流，從而增加了流向電阻元件R3以及R4的電流。其結(jié)果為，由于電阻元件R3的兩端電壓上升，因此流向晶體管QP3的電流增加(正反饋)。由此，電阻元件R2的兩端電壓將進(jìn)一步上升。同時(shí)，流向放電電路I Ia的晶體管QPl I的電流也增加。
[0185]當(dāng)電流繼續(xù)流向放電電路IIa的晶體管QPl I時(shí)，被蓄積在半導(dǎo)體集成電路裝置中的電荷將被放出，從而使節(jié)點(diǎn)NI與節(jié)點(diǎn)N2之間的電壓下降到低于預(yù)定的電壓。由此，由于電阻元件R3的兩端電壓下降到低于晶體管QP3的閾值電壓，因此晶體管QP3從導(dǎo)通狀態(tài)變化為斷開狀態(tài)。其結(jié)果為，由于流向電阻元件R2的電流減少了，因此檢測(cè)電路12的輸出信號(hào)被去激活為高電平，放電電路Ila的晶體管QPll從導(dǎo)通狀態(tài)變化為斷開狀態(tài)，從而使節(jié)點(diǎn)NI與節(jié)點(diǎn)N2之間的電壓被保持在大致固定的電壓。
[0186]此外，當(dāng)經(jīng)過了根據(jù)由電容器Cl以及電阻元件Rl構(gòu)成的第一串聯(lián)電路的時(shí)間常數(shù)而設(shè)定的時(shí)間時(shí)，晶體管QNl被強(qiáng)制性地設(shè)為斷開狀態(tài)，從而停止了由放電電路Ila的晶體管QPll實(shí)施的放電工作。由此，在正常工作時(shí)，即使在節(jié)點(diǎn)NI與節(jié)點(diǎn)N2之間被施加有電源電壓并開始進(jìn)行放電工作的情況下，也能夠在經(jīng)過了預(yù)定的時(shí)間之后停止放電工作。
[0187]第九實(shí)施方式
[0188]圖20為表示本發(fā)明的第九實(shí)施方式所涉及的靜電保護(hù)電路的結(jié)構(gòu)例的電路圖。在本發(fā)明的第一實(shí)施方式至第八實(shí)施方式中，也可以代替電阻元件Rl?R5中的至少一個(gè)，而使用電阻元件以外的阻抗元件。此外，也可以代替電容器C2而使用箝位電路。關(guān)于其他方面，第九實(shí)施方式與第一實(shí)施方式至第八實(shí)施方式相同。在圖20中，作為一個(gè)示例而圖示了在圖5所示的第三實(shí)施方式所涉及的靜電保護(hù)電路中，將電阻元件R4置換為阻抗元件13，并將電容器C2置換為箝位電路14的靜電保護(hù)電路10k。
[0189]如圖20所示，靜電保護(hù)電路1k具備被連接在節(jié)點(diǎn)N5與節(jié)點(diǎn)N6之間的阻抗元件13和被連接在節(jié)點(diǎn)N4與節(jié)點(diǎn)N2之間的箝位電路14。阻抗元件13以及電阻元件R3構(gòu)成了對(duì)節(jié)點(diǎn)N5與節(jié)點(diǎn)N2之間的電壓進(jìn)行分壓的分壓電路。
[0190]當(dāng)在節(jié)點(diǎn)NI與節(jié)點(diǎn)N2之間被施加有正高電壓時(shí)，電流經(jīng)由電阻元件R2而流向箝位電路14，箝位電路14將其兩端間的電壓保持在大致固定的電壓(在下文中，也稱為“箝位電壓，，)上。
[0191]在此，對(duì)圖20所示的靜電保護(hù)電路1k的工作進(jìn)行詳細(xì)說明。
[0192]當(dāng)在節(jié)點(diǎn)NI與節(jié)點(diǎn)N2之間被施加有正電壓(節(jié)點(diǎn)NI的電位> 節(jié)點(diǎn)N2的電位)時(shí)，電流從節(jié)點(diǎn)NI經(jīng)由由電阻元件Rl以及電容器Cl構(gòu)成的第一串聯(lián)電路而流向節(jié)點(diǎn)N2。由此，電阻元件Rl的兩端電壓上升，并且實(shí)施電容器Cl的充電。當(dāng)電阻元件Rl的兩端電壓成為晶體管QPl的閾值電壓以上時(shí)，晶體管QPl被導(dǎo)通。
[0193]在正常工作時(shí)，在被施加于節(jié)點(diǎn)NI與節(jié)點(diǎn)N2之間的正電壓小于箝位電壓的情況下，由于幾乎沒有電流流向電阻元件R2以及箝位電路14，因此電阻元件R2的兩端電壓一直小于晶體管QP2的閾值電壓，而晶體管QP2則維持?jǐn)嚅_狀態(tài)。
[0194]另一方面，在正常工作時(shí)或通過靜電的放電而在節(jié)點(diǎn)NI與節(jié)點(diǎn)N2之間施加有箝位電壓以上的電壓的情況下，電流將從節(jié)點(diǎn)NI經(jīng)由電阻元件R2以及箝位電路14而流向節(jié)點(diǎn)N2，并且當(dāng)電阻元件R2的兩端電壓成為晶體管QP2的閾值電壓以上時(shí)，使晶體管QP2被導(dǎo)通。但是，在該時(shí)間點(diǎn)下，檢測(cè)電路12的輸入端子IN的電位會(huì)變?yōu)楦唠娖健?br>[0195]通過使晶體管QPl以及QP2導(dǎo)通，從而使電壓被施加在由阻抗元件13以及電阻元件R3構(gòu)成的分壓電路的兩端上，進(jìn)而電阻元件R3的兩端電壓從OV起上升。在此，如果節(jié)點(diǎn)NI與節(jié)點(diǎn)N2之間的電壓小于預(yù)定的電壓，則電阻元件R3的兩端電壓將一直小于晶體管QN3的閾值電壓，而晶體管QN3則維持?jǐn)嚅_狀態(tài)。另一方面，如果節(jié)點(diǎn)NI與節(jié)點(diǎn)N2之間的電壓為預(yù)定的電壓以上，則電阻元件R3的兩端電壓將變?yōu)榫w管QN3的閾值電壓以上，從而使晶體管QN3轉(zhuǎn)變?yōu)閷?dǎo)通狀態(tài)。
[0196]由于通過使晶體管QN3導(dǎo)通，從而增加了流向電阻元件R2的電流而使電阻元件R2的兩端電壓上升，因此流向晶體管QP2的電流增加(正反饋)。同時(shí)，檢測(cè)電路12的輸入端子IN的電位成為低電平，而檢測(cè)電路12的輸出信號(hào)被激活為高電平。由此，放電電路I Ib的晶體管QNl I使電流從節(jié)點(diǎn)NI開始流向節(jié)點(diǎn)N2。
[0197]此外，通過增加流向晶體管QP2的電流，從而增加了流向阻抗元件13以及電阻元件R3的電流。其結(jié)果為，由于電阻元件R3的兩端電壓上升，因此流向晶體管QN3的電流增加(正反饋)。由此，電阻元件R2的兩端電壓將進(jìn)一步上升。同時(shí)，流向放電電路11b的晶體管QN11的電流也增加。
[0198]當(dāng)電流繼續(xù)流向放電電路11b的晶體管QNlI時(shí)，被蓄積在半導(dǎo)體集成電路裝置中的電荷將被放出，從而使節(jié)點(diǎn)NI與節(jié)點(diǎn)N2之間的電壓下降到低于預(yù)定的電壓。由此，由于電阻元件R3的兩端電壓下降到低于晶體管QN3的閾值電壓，因此晶體管QN3從導(dǎo)通狀態(tài)變化為斷開狀態(tài)。其結(jié)果為，由于流向電阻元件R2的電流減少了，因此檢測(cè)電路12的輸出信號(hào)被去激活為低電平，放電電路Ilb的晶體管QNll從導(dǎo)通狀態(tài)變化為斷開狀態(tài)，從而使節(jié)點(diǎn)NI與節(jié)點(diǎn)N2之間的電壓被保持在大致固定的電壓(保持電壓)上。
[0199]此外，當(dāng)經(jīng)過了根據(jù)由電阻元件Rl以及電容器Cl構(gòu)成的第一串聯(lián)電路的時(shí)間常數(shù)而設(shè)定的時(shí)間時(shí)，晶體管QPl被強(qiáng)制性地設(shè)為斷開狀態(tài)，從而停止了由放電電路Ilb的晶體管QNll實(shí)施的放電工作。由此，在正常工作時(shí)，即使在節(jié)點(diǎn)NI與節(jié)點(diǎn)N2之間被施加有電源電壓并開始進(jìn)行放電工作的情況下，也能夠在經(jīng)過了預(yù)定的時(shí)間之后停止放電工作。
[0200]以此方式，在晶體管QP2以及晶體管QN3從斷開狀態(tài)變化為導(dǎo)通狀態(tài)時(shí)，能夠根據(jù)節(jié)點(diǎn)NI與節(jié)點(diǎn)N2之間的電壓是否在箝位電壓以及預(yù)定的電壓以上來決定變化條件。另一方面，當(dāng)晶體管QP2以及QN3暫時(shí)成為導(dǎo)通狀態(tài)時(shí)，即使節(jié)點(diǎn)NI與節(jié)點(diǎn)N2之間的電壓低于箝位電壓，在高于預(yù)定的電壓的狀態(tài)下，晶體管QP2以及QN3也繼續(xù)保持導(dǎo)通狀態(tài)，
[0201]因此，即使在正常使用時(shí)因電源接通而使電源電壓急劇上升，只要節(jié)點(diǎn)NI與節(jié)點(diǎn)N2之間的電壓小于箝位電壓或預(yù)定的電壓，則靜電保護(hù)電路1k也不會(huì)開始進(jìn)行放電工作。此外，當(dāng)通過靜電的施加而使靜電保護(hù)電路1k暫時(shí)開始放電工作時(shí)，只要節(jié)點(diǎn)NI與節(jié)點(diǎn)N2之間的電壓為預(yù)定的電壓以上，則靜電保護(hù)電路1k將在預(yù)定的時(shí)間內(nèi)繼續(xù)進(jìn)行放電工作。
[0202]由此，通過單獨(dú)地對(duì)開始放電工作的條件和停止放電工作的條件進(jìn)行設(shè)定，從而能夠僅在施加電壓為設(shè)定電壓以上的情況下開始進(jìn)行放電工作，并且以合適的比例放出通過靜電的放電而被施加的電荷。此外，能夠防止在電源接通時(shí)在電源電壓上升之際的過度的放電工作，從而能夠確保固定以上的電源電壓。
[0203]第十實(shí)施方式
[0204]圖21為表示本發(fā)明的第十實(shí)施方式所涉及的靜電保護(hù)電路的結(jié)構(gòu)例的框圖。如圖21所示，靜電保護(hù)電路10經(jīng)由節(jié)點(diǎn)NI而與第一端子Pl連接，并且經(jīng)由節(jié)點(diǎn)N2而與第二端子P2連接。靜電保護(hù)電路10包括放電電路11、鎖存電路15、開關(guān)電路16、控制電路17。
[0205]放電電路11被連接在節(jié)點(diǎn)NI與節(jié)點(diǎn)N2之間，并通過根據(jù)從鎖存電路15被輸出的信號(hào)而實(shí)施放電工作，從而使電流從節(jié)點(diǎn)NI流向節(jié)點(diǎn)N2。鎖存電路15在靜電被施加于第一端子Pl或第二端子P2上時(shí)，對(duì)使放電電路11工作的信號(hào)進(jìn)行鎖存并向放電電路11輸出。
[0206]開關(guān)電路16例如被連接在節(jié)點(diǎn)NI與鎖存電路15之間，并通過開閉動(dòng)作而對(duì)鎖存電路15進(jìn)行控制?？刂齐娐?7在靜電被施加于第一端子Pl或第二端子P2上之后經(jīng)過預(yù)定的時(shí)間后，將開關(guān)電路16設(shè)為斷開狀態(tài)并使鎖存電路15的動(dòng)作停止。
[0207]例如，放電電路11也可以由圖3A等所示的放電電路I Ia或I Ib構(gòu)成。鎖存電路15也可以由圖3A等所示的電阻元件R2?R5、阻抗元件13、電容器C2、箝位電路14、晶體管QP2以及QN3、晶體管QPl以及QN3(圖17以及圖18)、或者晶體管QN2以及QP3(圖19)構(gòu)成。開關(guān)電路16也可以由圖3A等所不的晶體管QP1、晶體管QN2(圖17以及圖18)、或者晶體管QNl (圖19)構(gòu)成?？刂齐娐?7也可以由圖3A等所示的電阻Rl以及電容器Cl構(gòu)成。
[0208]在本實(shí)施方式所涉及的靜電保護(hù)電路10中設(shè)置有鎖存電路15和控制電路17，所述鎖存電路15在靜電被施加于第一端子Pl或第二端子P2時(shí)開始進(jìn)行放電工作，所述控制電路17在靜電被施加于第一端子Pl或第二端子P2上之后經(jīng)過預(yù)定的時(shí)間后使放電工作停止。由此，通過單獨(dú)地對(duì)開始放電工作的條件和停止放電工作的條件進(jìn)行設(shè)定，從而能夠僅在施加電壓的上升沿急劇上升的情況或者施加電壓為設(shè)定電壓以上的情況下開始進(jìn)行放電工作，并且以合適的比例放出通過靜電的放電而被施加的電荷。
[0209]阻抗元件的示例
[0210]圖22為表示在本發(fā)明的各個(gè)實(shí)施方式中除了電阻元件以外能夠使用的阻抗元件的示例的圖。在本發(fā)明的各個(gè)實(shí)施方式中，能夠使用圖22的(a)至(h)所示的阻抗元件來替代圖3A至圖20所示的電阻元件Rl?R5中的至少一個(gè)。另外，在圖22中，“N+”表示高電位側(cè)的節(jié)點(diǎn)，“N-”表示低電位側(cè)的節(jié)點(diǎn)。
[0211]圖22(a)表示二極管Dl，所述二極管Dl具有與高電位側(cè)的節(jié)點(diǎn)N+連接的陰極和與低電位側(cè)的節(jié)點(diǎn)N-連接的陽極。當(dāng)電流從節(jié)點(diǎn)N+經(jīng)由二極管DI而流向節(jié)點(diǎn)N-時(shí)，節(jié)點(diǎn)N+與節(jié)點(diǎn)N-之間的電壓等于二極管Dl的擊穿電壓。
[0