柵極間隔件和形成方法
【技術領域】
[0001]本發(fā)明涉及柵極間隔件和形成方法。
【背景技術】
[0002]半導體集成電路(IC)產(chǎn)業(yè)已經(jīng)經(jīng)歷了快速發(fā)展。除了增加功能密度(S卩，每一芯片面積上互連器件的數(shù)量)和減小幾何尺寸(即，使用制造工藝可以制造的最小的元件(或線))之外，器件速度不斷增加。用于密度增加和尺寸減小的按比例縮小工藝可以幫助增加器件速度，這是由于信號傳播可以通過更短的結構。
[0003]已經(jīng)發(fā)展了用于提高器件速度的其他方法。一種方法包括在器件中摻入異種材料。例如，諸如，可以外延生長與襯底的材料不同的材料以用于晶體管的源極/漏極區(qū)域，諸如場效應晶體管(FET)。使用異種材料可以增大晶體管中的載流子迀移率，從而提高器件的運行速度。
[0004]隨著異種材料在器件中使用的增加和器件的減小的幾何尺寸，出現(xiàn)了新的問題，在具有較大尺寸的器件中可能還沒有被檢測到這些新的問題或者這些新的問題還沒有影響到具有較大尺寸的這些器件。這在下文出現(xiàn)的上下文內(nèi)。
【發(fā)明內(nèi)容】
[0005]為了解決現(xiàn)有技術中的問題，根據(jù)本發(fā)明的一些實施例，提供了一種方法，包括:在襯底上沿著柵極堆疊件的側(cè)壁形成柵極間隔件；鈍化所述柵極間隔件的外表面的至少部分；以及在鄰近所述柵極間隔件的所述襯底中外延生長材料，同時所述柵極間隔件的外表面的所述至少部分保持被鈍化。
[0006]根據(jù)本發(fā)明的另一些實施例，提供了一種方法，包括:在襯底上形成電極；沿著所述電極的側(cè)壁形成間隔件；處理所述間隔件的外表面的至少部分，所述處理用鈍化物質(zhì)終止所述外表面的所述至少部分；在鄰近所述間隔件的所述襯底中形成凹槽；以及在所述凹槽中沉積材料，同時用所述鈍化物質(zhì)終止所述外表面的所述至少部分。
[0007]根據(jù)本發(fā)明的又一些實施例，提供了一種結構，包括:襯底；柵極堆疊件，包括位于所述襯底上的柵極電介質(zhì)和位于所述柵極電介質(zhì)上的柵電極；柵極間隔件，沿著所述柵電極的至少側(cè)壁；外延的源極/漏極區(qū)域，位于鄰近所述柵極間隔件的所述襯底中；以及介電層，鄰接所述柵極間隔件，所述柵極間隔件的鄰接所述介電層的表面的選擇性損失缺陷的密度是約O缺陷/cm2。
[0008]根據(jù)本發(fā)明的又一些實施例，提供了一種方法，包括:在襯底上沿著柵極堆疊件的側(cè)壁形成柵極間隔件；用終止物質(zhì)終止所述柵極間隔件的外表面的至少部分；以及用所述終止物質(zhì)終止所述柵極間隔件的所述外表面的所述至少部分的同時，在所述襯底中的凹槽中外延生長半導體材料，所述凹槽鄰近所述柵極間隔件。
【附圖說明】
[0009]當結合附圖進行閱讀時，從以下詳細描述可最佳理解本發(fā)明的各方面。應該注意，根據(jù)工業(yè)中的標準實踐，各個部件未按比例繪制。實際上，為了清楚的討論，各個部件的尺寸可以任意地增大或減小。
[0010]圖1至圖17示出了根據(jù)一些實施例的制造器件的第一方法的各個階段的截面圖。
[0011]圖18至圖30示出了根據(jù)一些實施例的制造器件的第二方法的各個階段的截面圖。
【具體實施方式】
[0012]以下公開內(nèi)容提供了許多用于實現(xiàn)所提供主題的不同特征的不同實施例或?qū)嵗?。下面描述了組件和布置的具體實例以簡化本發(fā)明。當然，這些僅僅是實例，而不旨在限制本發(fā)明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件形成為直接接觸的實施例，并且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實施例。此外，本發(fā)明可在各個實例中重復參考標號和/或字母。該重復是為了簡單和清楚的目的，并且其本身不指示所討論的各個實施例和/或配置之間的關系。
[0013]而且，為便于描述，在此可以使用諸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空間相對術語，以描述如圖所示的一個元件或部件與另一個(或另一些)元件或部件的關系。除了圖中所示的方位外，空間相對術語旨在包括器件在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉(zhuǎn)90度或在其他方位上)，而在此使用的空間相對描述符可以同樣地作相應的解釋。
[0014]本文論述的實施例可以在具體上下文中進行論述，S卩，半導體器件的形成，半導體器件諸如類似于場效應晶體管(FET)的晶體管。更具體地說，一些實施例與在FET的柵極上形成柵極間隔件相關。應該注意的是，本文所討論的實施例不必示出可存在于結構中的每個組件或部件。例如，多個組件可以從圖中省略，諸如當一個組件的論述可以足以體現(xiàn)實施例的各方面時。此外，本文中論述的方法實施例可以論述為以特定順序?qū)嵤蝗欢?，可以以任何邏輯順序?qū)嵤┢渌椒▽嵤├?br>[0015]圖1至圖17示出了根據(jù)一些實施例的制造器件的方法的中間階段的截面圖。圖1示出了位于襯底50的第一區(qū)域50A中的第一柵極堆疊件和位于襯底50的第二區(qū)域50B中的第二柵堆疊件。襯底50可以是塊狀半導體襯底、絕緣體上半導體(SOI)襯底、多層或梯度襯底等，其可以是摻雜(例諸如，具有P型或η型摻雜劑)或未摻雜的。襯底50可以是晶圓，諸如硅晶圓。通常，SOI襯底包括在絕緣層上形成的半導體材料的層。例如，絕緣層可以是埋氧(BOX)層、氧化硅層等。在襯底上提供絕緣層，絕緣層通常是硅或玻璃襯底。在一些實施例中，襯底50的半導體材料可以包括諸如硅、鍺等的元素半導體；包括碳化硅、砷化鎵、磷化鎵、磷化銦、砷化銦和/或銻化銦的化合物半導體；包括SiGe、GaAsP, AlInAs,AlGaAs、GaInAs、GaInP和/或GaInAsP或它們的組合的合金半導體。第一區(qū)域50A可以用于形成η-型器件，諸如NMOS晶體管，諸如η型FinFET ;以及第二區(qū)域50Β可以用于形成P型器件，諸如PMOS晶體管，諸如P型FinFET。在圖1中示出的襯底50可以是用于形成諸如平面晶體管的平面器件的平面襯底的截面，或者可以是用于形成諸如FinFET的鰭式器件的形成在襯底50中的鰭的截面。
[0016]在第一區(qū)域50A和第二區(qū)域50B中的襯底50的表面上形成柵極介電層52。柵極介電層52可以是任何可接受的介電層，諸如氧化硅、氮化硅等或它們的組合，并且可以使用任何可接受的工藝形成，諸如熱氧化、旋轉(zhuǎn)工藝、化學汽相沉積(CVD)等。在柵極介電層52上形成柵電極層。柵電極層可以是任何可接受的電極層，諸如包括多晶硅、金屬等或它們的組合?？梢杂芍T如CVD、等離子體增強CVD(PECVD)等的任何可接受的沉積工藝沉積柵電極層。在柵電極層上形成抗反射涂層(ARC)。ARC可以是任何可接受的ARC，諸如氧化硅、氮氧化硅等或它們的組合，并且可以通過諸如CVD、PECVD等的任何可接受的沉積工藝沉積。在ARC上形成硬掩模層。硬掩模層可以是任何可接受的掩蔽層，諸如氮化硅、碳氮化硅等或它們的組合，并且可以通過諸如CVD、PECVD等的任何可接受的沉積工藝沉積。然后將硬掩模層、ARC和柵電極層圖案化成第一柵極堆疊件和第二柵極堆疊件，諸如通過使用任何可接受的光刻和蝕刻工藝。位于第一區(qū)域50A中的第一柵堆疊件包括柵電極54、ARC 58和硬掩模62，并且位于第二區(qū)域50B中的第二柵極堆疊件包括柵電極56、ARC 60和硬掩模64。
[0017]在圖2中，形成密封層66、輕摻雜的源極/漏極(LDD)區(qū)68和70以及第一鈍化層72。密封層66可以是碳氮氧化硅(S1CN)、氮化硅(SiN)、碳氮化硅(SiCN)等，并且可以通過原子層沉積(ALD)、CVD、等離子體增強ALD (PEALD)等沉積。密封層66共形地形成在襯底50上、第一區(qū)域50A中的第一柵極堆疊件上和第二區(qū)域50B中的第二柵極堆疊件上。密封層66在正交于相應的下面的表面的方向上具有基本上均勻的厚度，該厚度可以在約Inm和約1nm之間，諸如約5nm。
[0018]可以實施注入以形成LDD區(qū)域68和70?？梢栽诶鏟MOS區(qū)域的第二區(qū)域50B上形成掩模，同時暴露例如NMOS區(qū)域的第一區(qū)域50A。掩?？梢允抢缤ㄟ^光刻技術旋涂和圖案化而形成的光刻膠。可以將N型雜質(zhì)注入至第一區(qū)域50A中的襯底50內(nèi)。掩?？梢苑乐功切碗s質(zhì)注入至第二區(qū)域50Β內(nèi)，并且第一柵極堆疊件和密封層66也可以作為掩模并且使得第一區(qū)域50Α中的LDD區(qū)68與第一柵極堆疊件自對準。當掩模是光刻膠時，然后諸如可以通過灰化或剝離工藝去除掩模。同樣，諸如光刻膠的掩模可以形成在第一區(qū)域50Α上方同時暴露出第二區(qū)域50Β，并且可以將P型雜質(zhì)注入至第二區(qū)域50Β中的襯底50內(nèi)。掩?？梢苑乐筆型雜質(zhì)注入第一區(qū)域50Α內(nèi)，并且第二柵極堆疊件和密封層66也可以作為掩模并且使得第二區(qū)域50Β中的LDD區(qū)70與第二柵極堆疊件自對準。然后可以去除掩模。η型雜質(zhì)可以是磷、砷等，并且P型雜質(zhì)可以是硼、8匕等。LDD區(qū)域68和70可以具有從約115Cm3至約10 16cm 3的雜質(zhì)濃度。退火可以用于活化注入的雜質(zhì)。
[0019]在密封層66的外表面上形成第一鈍化層72?？梢酝ㄟ^對密封層66實施適當?shù)奶幚硪遭g化密封層66的懸空鍵來形成第一鈍化層72。在一些實施例中，處理可以是濕處理、等離子體處理、熱處理或它們的組合。
[0020]在一些實施例中，濕處理包括在標準清洗-1 (SCl)之后的標準清洗-2 (SC2)，其中，SC2是去D1:HCl = H2O^混合比例為5:1:1的去離子(DI) /K、鹽酸(HCl)和過氧化氫(H2O2)的混合物，