半導(dǎo)體結(jié)構(gòu)和制造半導(dǎo)體結(jié)構(gòu)的方法
【專利說明】半導(dǎo)體結(jié)構(gòu)和制造半導(dǎo)體結(jié)構(gòu)的方法
[0001 ] 優(yōu)先權(quán)主張
[0002]本申請(qǐng)案主張2013年8月12日申請(qǐng)的序列號(hào)為13/964,282的美國專利申請(qǐng)案“半導(dǎo)體結(jié)構(gòu)和制造半導(dǎo)體結(jié)構(gòu)的方法(SEMICONDUCTOR STRUCTURES AND METHODS OFFABRICAT1N OF SAME)”的申請(qǐng)日的權(quán)益。
技術(shù)領(lǐng)域
[0003]本發(fā)明在各種實(shí)施例中大體上涉及半導(dǎo)體裝置設(shè)計(jì)和制造。更特定來說，本發(fā)明涉及具有三維地布置的存儲(chǔ)器單元的存儲(chǔ)器裝置的設(shè)計(jì)和制造。
【背景技術(shù)】
[0004]半導(dǎo)體存儲(chǔ)器裝置可分類成易失性存儲(chǔ)器裝置和非易失性存儲(chǔ)器裝置。與易失性存儲(chǔ)器裝置相比，非易失性存儲(chǔ)器裝置(例如，快閃存儲(chǔ)器裝置)即使在移除電力時(shí)也保持所存儲(chǔ)的數(shù)據(jù)。因此，非易失性存儲(chǔ)器裝置(例如，快閃存儲(chǔ)器裝置)廣泛用于存儲(chǔ)卡和電子裝置中。歸因于快速發(fā)展的數(shù)字信息技術(shù)，需要不斷增大快閃存儲(chǔ)器裝置的存儲(chǔ)器密度同時(shí)維持(如果不是減小)裝置的大小。
[0005]已研究三維(3D)-NAND快閃存儲(chǔ)器裝置來增大存儲(chǔ)器密度。3D-NAND架構(gòu)包含:具有多個(gè)電荷存儲(chǔ)結(jié)構(gòu)(例如，浮動(dòng)?xùn)艠O、電荷陷阱或類似物)的存儲(chǔ)器單元的堆疊;交替的控制柵極和電介質(zhì)材料的堆疊；以及安置在電荷存儲(chǔ)結(jié)構(gòu)(在下文中作為實(shí)例主要稱為浮動(dòng)?xùn)艠O)與鄰近控制柵極之間的電荷阻擋材料。氧化物材料(例如，氧化硅)常規(guī)地用作電介質(zhì)材料。電荷阻擋材料可為互聚電介質(zhì)(IPD)材料，例如氧化物-氮化物-氧化物(0N0)材料。
[0006]圖1展示可經(jīng)進(jìn)一步處理以形成3D-NAND快閃存儲(chǔ)器裝置的半導(dǎo)體結(jié)構(gòu)100。半導(dǎo)體結(jié)構(gòu)100包含:材料103上的交替控制柵極108和電介質(zhì)材料105的堆疊110，材料103待用作選擇裝置(例如，選擇門源極(SGS)或選擇門漏極(SGD))的控制柵極;多個(gè)浮動(dòng)?xùn)艠O400;電荷阻擋材料(411、412、413)，其定位在浮動(dòng)?xùn)艠O400與鄰近控制柵極108之間；以及溝道材料500，其延伸通過堆疊110、控制柵極材料103、電介質(zhì)材料102和源極101的一部分。源極101可形成在襯底(未展示)(例如，包括單晶硅的半導(dǎo)體襯底)中和/或形成在襯底上。任選地，半導(dǎo)體結(jié)構(gòu)100可包含蝕刻停止材料104。雖然未在本文中描繪，但在其它實(shí)施例中，所描繪的材料101可形成位線(例如，而不是源極)或作為位線的一部分?？刂茤艠O108各自具有高度U。浮動(dòng)?xùn)艠O400各自具有高度L2。歸因于在離散浮動(dòng)?xùn)艠O400周圍存在電荷阻擋材料(411、412、413)，每一離散浮動(dòng)?xùn)艠O400的高度1^大約為鄰近控制柵極的高度1^的一半。例如，與鄰近控制柵極的高度(其為大約30nm)相比，浮動(dòng)?xùn)艠O在電流方向上(例如，在一串存儲(chǔ)器單元的支柱中)的高度可為大約15nm。此外，浮動(dòng)?xùn)艠O不與鄰近控制柵極對(duì)準(zhǔn)。
[0007]在使用和操作期間，電荷可被捕獲在iro材料的部分上，例如捕獲在水平安置在浮動(dòng)?xùn)艠O與鄰近電介質(zhì)材料之間的iro材料的部分上。當(dāng)iro材料為0N0材料時(shí)，電荷可被捕獲在IPD材料的不處于控制柵極與浮動(dòng)?xùn)艠O之間的水平氮化物部分中。被捕獲的電荷可(例如)通過編程、擦除或溫度循環(huán)沿著iro材料迀移。iro材料的存在產(chǎn)生用于編程/擦除到IPD材料的氮化物材料中的直接路徑，且使單元編程擦除循環(huán)降級(jí)。此電荷捕獲或移動(dòng)可改變存儲(chǔ)器單元的閾值電壓(vt)，或相對(duì)于不具有氮化物中的此電荷捕獲的存儲(chǔ)器單元，使增量階躍脈沖編程(ISPP)降級(jí)。電荷捕獲危害溝道特性的可控性和3D-NAND快閃存儲(chǔ)器裝置的可靠性。
[0008]為最小化水平IPD部分中的電荷捕獲，希望例如通過相對(duì)于鄰近控制柵極的高度增大浮動(dòng)?xùn)艠O的高度來減少水平iro部分的量。除減少不期望的電荷捕獲之外，增大浮動(dòng)?xùn)艠O在通過溝道的電流方向上的高度可提供更高的溝道傳導(dǎo)調(diào)制程度(例如，更高的開啟/關(guān)閉比率)、減少的單元噪聲(例如，更大的浮動(dòng)?xùn)艠O)和可靠性增益。將浮動(dòng)?xùn)艠O的高度增大到與鄰近控制柵極的高度大約相同的嘗試需要添加許多沉積/干式/濕式蝕刻步驟，從而導(dǎo)致復(fù)雜且相對(duì)昂貴的制造工藝。此外，這些額外沉積/干式/濕式蝕刻步驟通常與臨界尺寸的不期望增大相關(guān)聯(lián)。
[0009]因此，將為有益的是，具有用于形成具有與鄰近控制柵極的高度大約相同的高度的浮動(dòng)?xùn)艠O的制造工藝，其利用相對(duì)少的額外動(dòng)作且不危害制成結(jié)構(gòu)的其它性質(zhì)和性能。
【附圖說明】
[0010]圖1展示適合于處理3D-NAND快閃存儲(chǔ)器裝置的半導(dǎo)體結(jié)構(gòu)；
[0011]圖2到5為根據(jù)本發(fā)明的實(shí)施例的具有氧化物材料的半導(dǎo)體結(jié)構(gòu)的形成中的各個(gè)階段的橫截面圖；
[0012]圖6A到6D為形成控制柵極凹陷部之后氧化物材料的各個(gè)部分的移除的放大橫截面圖；
[0013]圖7到14為根據(jù)本發(fā)明的實(shí)施例的具有氧化物材料的半導(dǎo)體結(jié)構(gòu)的形成中的各個(gè)階段的橫截面圖；以及
[0014]圖15到18為根據(jù)本發(fā)明的另一實(shí)施例的半導(dǎo)體結(jié)構(gòu)的形成中的各個(gè)階段的橫截面圖，其中交替電介質(zhì)材料包括在暴露于相同蝕刻化學(xué)過程時(shí)具有不同移除速率的至少兩個(gè)不同材料部分。
【具體實(shí)施方式】
[0015]以下描述提供具體細(xì)節(jié)(例如，材料類型、材料厚度和處理?xiàng)l件)以便提供對(duì)本發(fā)明的實(shí)施例的透徹描述。然而，所屬領(lǐng)域的一般技術(shù)人員將理解，本發(fā)明的實(shí)施例可在不采用這些具體細(xì)節(jié)的情況下實(shí)踐。實(shí)際上，本發(fā)明的實(shí)施例可結(jié)合在行業(yè)中采用的常規(guī)制造技術(shù)來實(shí)踐。
[0016]此外，本文中提供的描述不形成用于形成半導(dǎo)體裝置結(jié)構(gòu)的完整工藝流程，且下文描述的半導(dǎo)體裝置結(jié)構(gòu)不形成完整的半導(dǎo)體裝置。下文僅詳細(xì)描述理解本發(fā)明的實(shí)施例所必需的那些工藝動(dòng)作和結(jié)構(gòu)。用于形成完整半導(dǎo)體裝置的額外動(dòng)作可通過常規(guī)制造技術(shù)來執(zhí)行。并且，本申請(qǐng)案的附圖僅用于說明性目的，且因此未必按比例繪制。圖之間所共有的元件可保持相同數(shù)字標(biāo)示。此外，雖然本文中描述和說明的材料可形成為層，但所述材料不限于形成為層且可以其它三維配置形成。
[0017]如本文中所使用，任何關(guān)系術(shù)語(例如，“第一”、“第二”和“第三”或“頂部”、“中間”和“底部”)是為清楚起見和便于理解本發(fā)明和附圖而使用，且不暗含或取決于任何特定優(yōu)先、定向或次序。應(yīng)理解，雖然術(shù)語“第一”、“第二”、“頂部”、“中間”和“底部”在本文中用于描述各種元件，但這些元件不應(yīng)受這些術(shù)語限制。這些術(shù)語僅用于區(qū)分一個(gè)元件與另一個(gè)元件。
[0018]如本文中使用，術(shù)語“水平”和“側(cè)向”定義為平行于晶片或襯底的平面或表面的平面，而與所述晶片或襯底的實(shí)際定向無關(guān)。術(shù)語“垂直”是指垂直于如上文定義的水平平面的方向。術(shù)語“高度”定義為在垂直于如上文定義的水平平面的方向上結(jié)構(gòu)的尺寸。
[0019]如本文中使用，術(shù)語“實(shí)質(zhì)上”在參考給定參數(shù)、性質(zhì)或條件時(shí)在一定程度上意味著所屬領(lǐng)域的一般技術(shù)人員將理解，給定參數(shù)、性質(zhì)或條件帶有較小程度的變化(例如，在可接受的制造公差內(nèi))。
[0020]如本文中使用，術(shù)語“臨界尺寸”表示且包含為了實(shí)現(xiàn)裝置的所要性能和維持裝置的性能一致性，在設(shè)計(jì)公差內(nèi)的特征的尺寸。此尺寸可由于制造工藝的不同組合(其可包含但不限于光刻、蝕刻(干式/濕式)、擴(kuò)散或沉積動(dòng)作)而在裝置結(jié)構(gòu)上獲得。
[0021]圖2到14為形成根據(jù)本發(fā)明的一個(gè)實(shí)施例的3D-NAND快閃存儲(chǔ)器裝置的多個(gè)浮動(dòng)?xùn)艠O的各個(gè)階段的橫截面圖。
[0022]圖2展示半導(dǎo)體結(jié)構(gòu)100，其包含:源極101;源極氧化物材料102;材料103，其待用作選擇裝置(例如，SGS)的控制柵極；(任選地)蝕刻停止材料104;以及(存儲(chǔ)器單元的)交替氧化物材料105和控制柵極108的堆疊110。氧化物材料105可包含具有不同密度的多個(gè)部分，其在圖2中由參考數(shù)字105a、105b、105c指示。雖然氧化物部分105a、105b、105c在圖2中展示為相異，但這不一定暗示氧化物部分105a、105b、105c由不同材料形成。相反，氧化物部分105a、105b、105c可由相同材料形成但在密度上不同。以實(shí)例方式，氧化物材料105可包含頂部氧化物部分105c、中間氧化物部分105b以及底部氧化物部分105a，其中頂部氧化物部分105c和底部氧化物部分105a的密度彼此實(shí)質(zhì)上相同但低于中間氧化物部分105b的密度。雖然氧化物材料105被說明為包含具有不同密度的三個(gè)部分，但氧化物材料105可包含更少的部分或更多的部分，如將更詳細(xì)描述。源極101可由摻雜多晶硅、硅化鎢(WSix)或用于源極的其它常規(guī)材料形成。蝕刻停止材料104可為氧化鋁或其它所選擇的常規(guī)蝕刻停止材料，使得可