具有穩(wěn)定結(jié)構(gòu)的半導(dǎo)體器件及其制造方法
【專(zhuān)利說(shuō)明】
[0001] 相關(guān)申請(qǐng)的交叉引用
[0002] 本申請(qǐng)要求2014年8月28日向韓國(guó)知識(shí)產(chǎn)權(quán)局提交的申請(qǐng)?zhí)枮?10-2014-0113298的韓國(guó)專(zhuān)利申請(qǐng)的優(yōu)先權(quán)，其全部?jī)?nèi)容通過(guò)引用合并于此。
技術(shù)領(lǐng)域
[0003] 本發(fā)明涉及一種半導(dǎo)體器件及其制造方法，尤其涉及一種三維半導(dǎo)體器件及其制 造方法。
【背景技術(shù)】
[0004] 非易失性存儲(chǔ)器是一種即使電源中斷仍然保持所存儲(chǔ)數(shù)據(jù)的存儲(chǔ)器。近來(lái)，由于 在硅襯底上將存儲(chǔ)器單元形成為單層的二維存儲(chǔ)器件的集成度的改進(jìn)已經(jīng)達(dá)到極限，已經(jīng) 提出了三維非易失性存儲(chǔ)器，所述三維非易失性存儲(chǔ)器具有位于硅襯底上的垂直層疊的存 儲(chǔ)器單元。
[0005] 三維存儲(chǔ)器件包括交替層疊的層間絕緣層和字線(xiàn)以及從中穿過(guò)的溝道層，并且存 儲(chǔ)器單元沿溝道層層疊。此外，接觸插塞（contact plug)分別連接至層疊的字線(xiàn)，因此選 擇性地操作所期望的存儲(chǔ)器單元。
[0006] 然而，為了實(shí)現(xiàn)上述結(jié)構(gòu)，應(yīng)當(dāng)形成具有不同深度的接觸插塞，因此工藝難度很 高。此外，由于接觸插塞穿過(guò)字線(xiàn)，因此存在引起橋接的可能性。

【發(fā)明內(nèi)容】

[0007] 本發(fā)明的一個(gè)方面提供一種半導(dǎo)體器件，其包括層疊結(jié)構(gòu)，所述層疊結(jié)構(gòu)包括交 替層疊的導(dǎo)電層和絕緣層。所述半導(dǎo)體器件還包括被配置為穿過(guò)層疊結(jié)構(gòu)的半導(dǎo)體圖案。 所述半導(dǎo)體器件還包括分別電耦合至導(dǎo)電層的接觸插塞。每個(gè)導(dǎo)電層包括具有第一厚度的 第一區(qū)域和電耦合至第一區(qū)域且具有比第一厚度更大厚度的第二厚度的第二區(qū)域，并且下 導(dǎo)電層的第二區(qū)域位于上導(dǎo)電層的第二區(qū)域之下。
[0008] 本發(fā)明的一個(gè)方面提供一種制造半導(dǎo)體器件的方法，包括：形成交替層疊犧牲層 和絕緣層且限定第一區(qū)域和第二區(qū)域的層疊結(jié)構(gòu)。所述方法還包括形成穿過(guò)所述層疊結(jié)構(gòu) 的第一區(qū)域的第一狹縫和穿過(guò)所述第二區(qū)域的第二狹縫。所述方法還包括在層疊結(jié)構(gòu)上形 成覆蓋所述第二狹縫且暴露所述第一狹縫的掩模圖案。此外，所述方法包括通過(guò)所述第一 狹縫去除所述第一區(qū)域的犧牲層，且形成第一開(kāi)口。所述方法還包括在所述第一開(kāi)口中形 成第一導(dǎo)電層。所述方法還包括形成填充所述第一狹縫的第一狹縫絕緣層。所述方法還包 括通過(guò)所述第二狹縫去除所述第二區(qū)域的犧牲層，且形成第二開(kāi)口。此外，所述方法還包括 刻蝕所述絕緣層的部分厚度以擴(kuò)大所述第二開(kāi)口的厚度。此外，所述方法包括在所述第二 開(kāi)口中形成第二導(dǎo)電層。
[0009] 本發(fā)明的一個(gè)方面提供一種半導(dǎo)體器件，包括交替層疊的導(dǎo)電層和絕緣層。所述 半導(dǎo)體器件還包括電耦合至所述導(dǎo)電層的焊盤(pán)區(qū)的接觸插塞。每個(gè)導(dǎo)電層包括厚度比所述 焊盤(pán)區(qū)厚度更小的單元區(qū)和配置在上導(dǎo)電層的區(qū)域之下的下導(dǎo)電層的區(qū)域。
【附圖說(shuō)明】
[0010]圖1是說(shuō)明根據(jù)本發(fā)明的實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)的立體圖；
[0011] 圖2A至7A和圖2B至7B是說(shuō)明根據(jù)本發(fā)明的實(shí)施例的制造半導(dǎo)體器件的方法的 視圖；
[0012] 圖8和圖9是說(shuō)明根據(jù)本發(fā)明的實(shí)施例的存儲(chǔ)系統(tǒng)的結(jié)構(gòu)的框圖；以及
[0013] 圖10和圖11是說(shuō)明根據(jù)本發(fā)明的實(shí)施例的計(jì)算系統(tǒng)的結(jié)構(gòu)的框圖。
【具體實(shí)施方式】
[0014] 在下文中，將參考附圖詳細(xì)描述本發(fā)明的實(shí)施例。在以下描述和附圖中，將省略已 知功能或結(jié)構(gòu)的詳細(xì)描述，如果其以不必要的細(xì)節(jié)對(duì)本發(fā)明造成混淆。此外，本發(fā)明可以用 不同形式實(shí)現(xiàn)，而不應(yīng)解釋為局限于上述實(shí)施例。提供本文描述的實(shí)施例僅是為了使得本 發(fā)明所屬技術(shù)領(lǐng)域人員能夠?qū)崿F(xiàn)本發(fā)明的發(fā)明構(gòu)思。本發(fā)明針對(duì)一種具有穩(wěn)定結(jié)構(gòu)的半導(dǎo) 體器件及其制造方法。
[0015] 貫穿說(shuō)明書(shū)，應(yīng)當(dāng)理解當(dāng)一部分"電耦合至"另一部分時(shí)，所述部分可以是"直接電 耦合至"所述另一部分，或所述部分可以是通過(guò)這兩部分之間的中間元件"間接電耦合至" 所述另一部分。貫穿說(shuō)明書(shū)，應(yīng)當(dāng)理解當(dāng)一部分"包括"另一部分時(shí)，在沒(méi)有相反說(shuō)明的情 況下，所述部分不排除另外的元素，而是可以包括另外的元素。
[0016] 參考圖1，描述了說(shuō)明根據(jù)本發(fā)明的實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)的立體圖。
[0017] 在圖1中，根據(jù)本發(fā)明的實(shí)施例的半導(dǎo)體器件包括層疊結(jié)構(gòu)ST，層疊結(jié)構(gòu)ST包括 交替層疊的導(dǎo)電層11和絕緣層12。此外，層疊結(jié)構(gòu)ST的一個(gè)側(cè)壁可以被圖案化為階梯形。 這里，每個(gè)階梯可以包括至少一個(gè)導(dǎo)電層11和至少一個(gè)絕緣層12,且導(dǎo)電層11或絕緣層 12可以被配置作為每個(gè)階梯的最上層。
[0018] 導(dǎo)電層11可以是選擇晶體管或存儲(chǔ)器單元的柵電極。另外，還可以形成圍繞導(dǎo)電 層11的阻擋層13。例如，導(dǎo)電層11可以包括導(dǎo)電材料諸如鎢（W)、氮化鎢（WNx)等。此外， 阻擋層13可以包括導(dǎo)電材料諸如鈦（Ti)、鉭（Ta)、氮化鈦（TiN)、氮化鉭（TaN)等。此外， 雖然未顯示在圖中，但是還可以在導(dǎo)電層11中形成非導(dǎo)體材料層諸如氧化物層、氮化物層 等，或可以包括縫隙（seam)。
[0019] 每個(gè)導(dǎo)電層11可以包括第一區(qū)域R1和電耦合至第一區(qū)域R1的第二區(qū)域R2。這 里，第一區(qū)域R1是配置有存儲(chǔ)串的單元區(qū)。此外，第二區(qū)域R2可以是電耦合有接觸插塞CP 的焊盤(pán)區(qū)。第一區(qū)域R1可以具有第一厚度T1，第二區(qū)域R2可以具有比第一厚度T1更大的 第二厚度T2。例如，導(dǎo)電層11的第二區(qū)域R2可以是階梯形，并且下導(dǎo)電層11的第二區(qū)域 R2可以位于上導(dǎo)電層11的第二區(qū)域R2之下。在以上情況下，導(dǎo)電層11的第一區(qū)域R1具 有大體相同的長(zhǎng)度，而下導(dǎo)電層11的第二區(qū)域R2具有比上導(dǎo)電層11的第二區(qū)域R2更大 的長(zhǎng)度。在圖中，雖然每個(gè)階梯具有大體相同的寬度W1，但是所述寬度W1可以沿上部方向 上減少或增加。
[0020] 絕緣層12被配置為使柵電極電絕緣。例如，絕緣層12可以包括氧化物、氮化物等。 絕緣層12可以具有與導(dǎo)電層11大體相同的厚度或不同厚度。例如，絕緣層12可以具有與 導(dǎo)電層11的第一區(qū)域R1的厚度大體相同的厚度。此外，最上層絕緣層12可以具有比其余 的絕緣層12更大的厚度。
[0021] 半導(dǎo)體器件還可以包括穿過(guò)層疊結(jié)構(gòu)ST的半導(dǎo)體圖案S。這里，半導(dǎo)體圖案S可 以包括摻雜多晶硅、無(wú)摻雜多晶硅等。半導(dǎo)體圖案S可以被定位為穿過(guò)導(dǎo)電層11的第一區(qū) 域R1，并且作為存儲(chǔ)串的溝道層。此外，鄰近第二區(qū)域R2定位的一些半導(dǎo)體圖案S可以作 為虛設(shè)溝道層。
[0022] 半導(dǎo)體器件還可以包括穿過(guò)層疊結(jié)構(gòu)ST且位于半導(dǎo)體圖案S之間的狹縫絕緣層 SLI。例如，狹縫絕緣層SLI可以具有從導(dǎo)電層11的第一區(qū)域R1延伸到第二區(qū)域R2的線(xiàn) 狀。在圖中，狹縫絕緣層SLI僅僅被描述為具有直線(xiàn)形狀。但是，狹縫絕緣層SLI可以是彎 曲狀的。此外，狹縫絕緣層SLI可以被形成為在單獨(dú)的過(guò)程中形成的多個(gè)絕緣層電耦合的 形狀。狹縫絕緣層SLI可以被形成為在具有階梯形狀的第二區(qū)域R2的每個(gè)階梯上具有島 形。
[0023] 根據(jù)上述結(jié)構(gòu)，每個(gè)導(dǎo)電層11在第二區(qū)域R2中具有比在第一區(qū)域R1中更大的厚 度。此外，下導(dǎo)電層11的第二區(qū)域R2配置在上導(dǎo)電層11的第二區(qū)域R2之下。如上所述， 第二區(qū)域R2、例如焊盤(pán)區(qū)的厚度是選擇性增加的。因此，當(dāng)形成接觸插塞CP時(shí)，可以避免導(dǎo) 電層11之間的橋接。此外，層疊結(jié)構(gòu)ST的厚度可以減小。
[0024] 參考圖2A至7A和圖2B至7B，描述了說(shuō)明根據(jù)本發(fā)明的實(shí)施例的制造半導(dǎo)體器 件的方法的視圖。每個(gè)編號(hào)的圖A說(shuō)明半導(dǎo)體器件的布局，每個(gè)編號(hào)的圖B說(shuō)明沿每幅圖 A的線(xiàn)A-A'截取的截面圖。
[0025] 在圖2A和2B中，形成交替層疊犧牲層21和第一絕緣層22的層疊結(jié)構(gòu)ST。這里， 層疊結(jié)構(gòu)可以包括第一區(qū)域R1至第三區(qū)域R3。例如，第一區(qū)域R1可以是單元區(qū)，第二區(qū) 域R2可以是接觸區(qū)，第三區(qū)域R3可以是備用區(qū)。第三區(qū)域R3位于第一區(qū)域R1和第二區(qū) 域R2之間，是備用區(qū)。在第一區(qū)域R1中的犧牲層21的后續(xù)去除工藝期間，第三區(qū)域R3防 止第二區(qū)域R2的犧牲層21的去除。因此，第三區(qū)域R3的寬度W2被確定為保持第一區(qū)域 R1的第一狹縫SL1與第二區(qū)域R2的第二狹縫SL2之間的適當(dāng)距離。例如，第三區(qū)域R3的 寬度W2可以在400至600 A范圍。
[0026] 犧牲層21可以用作形成選擇晶體管、存儲(chǔ)器單元晶體管等的柵電極。此外，第一 絕緣層22可以用作使層疊的柵電極電分離。犧牲層21可以由相對(duì)于第一絕緣層22具有高 刻蝕選擇性的材料形成。例如，犧牲層21可以由氮化物等形成，第一絕緣層22可以由氧化 物等形成。此外，犧牲層21可以形成與第一絕緣層22大體相同的厚度，或形成不同厚度。
[0027] 然后，形成穿過(guò)層疊結(jié)構(gòu)ST的半導(dǎo)體圖案23。例如，形成穿過(guò)層疊