的自對(duì)準(zhǔn)制造工序中，在注入DN底隔離區(qū)域之前形成再 填充的溝槽。如圖8A所示，溝槽43通過掩模42中的開口 40而被蝕刻在襯底41中。溝槽 43然后被填充并平坦化以形成填充的溝槽，如圖8B所示。如圖8C所示，掩模層44被圖案 化以形成開口 44A，接著是DN區(qū)域45的高能量離子注入，該DN區(qū)域45在相鄰的溝槽43之 間延伸。
[0103] 通過將掩模層44中的開口 44A的邊緣對(duì)準(zhǔn)在填充溝槽43上，DN區(qū)域45的在襯 底中電活性的部分自對(duì)準(zhǔn)到溝槽43。因此，DN區(qū)域45和溝槽43以圖8D所示的自對(duì)準(zhǔn)方 式使P型袋46與襯底41隔離，與依靠掩模對(duì)準(zhǔn)的形式相比使用了較少的空間。
[0104] 盡管圖8D示出DN區(qū)域45的底部在與溝槽43的底部大致相同的深度，但是在其 它的實(shí)施例中，DN區(qū)域可以具有不同的垂直深度。例如，圖8E示出了 DN區(qū)域45A延伸到 溝槽43的底部之下的隔離結(jié)構(gòu)?？赡馨l(fā)生DN區(qū)域45A穿透溝槽43,但是這些元件基本上 仍然是自對(duì)準(zhǔn)的。
[0105] 在這里所示的任一隔離結(jié)構(gòu)中，可選的P型區(qū)域也可以被掩模并以淺于、深于或 等于DN區(qū)域的深度而被注入在P型襯底中。例如，圖9A-9D示出了用于在隔離袋內(nèi)或在隔 離區(qū)域之間形成深P型區(qū)域（DP)的工藝。在圖9A中，兩個(gè)隔離P型袋51B和51C使用上 述工藝之一形成在公共的P型襯底51A中。袋51B和51C通過溝槽53A、53B、53C和53D以 及DN區(qū)域52A和52B而隔離。
[0106] 圖9B示出圖案化的掩模層55,其已經(jīng)被圖案化以形成在隔離袋51C上的開口 55A。掩模層55足夠厚以允許高能量的注入，從而可以選擇性摻雜P型隔離袋51C而不摻 雜襯底51A或隔離袋51B。圖9C示出了所得的DP區(qū)域54,該DP區(qū)域54和與襯底51A隔 離的P型材料共享隔離袋51C。通過將開口 55A的邊緣置于溝槽53之上，DP區(qū)域54的電 活性部分自對(duì)準(zhǔn)到溝槽。
[0107] DP區(qū)域54可以使用硼的高能注入形成，以任意的深度，但通常在等于或淺于DN區(qū) 域52B的深度。至給定深度的硼注入需要比至同一深度的磷注入低的能量，例如從0. SMeV 到2MeV，由于硼原子比磷原子小且沒有磷原子重。在優(yōu)選的實(shí)施例中，DP區(qū)域54被注入得 足夠深，以使得它基本上不改變P型袋51C的剩余部分的表面濃度。用于DP區(qū)域54的硼 注入劑量可以在lE12cm 2至IEHcm 2的范圍內(nèi)，但通常使用在5E12cm 2至5E13cm 2范圍內(nèi) 的劑量。
[0108] 圖9D示出了另一實(shí)施例，其中DP區(qū)域55被注入在兩個(gè)隔離袋之間以抑制DN區(qū) 域52A與52B之間的穿通擊穿或泄漏的發(fā)生。盡管DN區(qū)域52A和52B可以是電浮置的，但 是它們優(yōu)選地被偏置到比襯底更正的電勢(shì)，并因此形成反向偏置的PN結(jié)。存在于DN區(qū)域 52A和52B的每個(gè)上的偏置可以相同，或者DN區(qū)域52A和52B可以偏置在不同的電勢(shì)。此 外，DN區(qū)域52A和52B的每個(gè)可以具有固定的電勢(shì)或隨時(shí)間變化的電勢(shì)。
[0109] 通常，每個(gè)隔離袋可以包含器件，該器件偏置在等于或更負(fù)于該袋的DN偏置電勢(shì) 的任意電勢(shì)。例如，如果DN偏置到5V，則在隔離區(qū)域內(nèi)的器件可以操作在直到5V的電壓或 者如器件的擊穿機(jī)理所允許的負(fù)的電壓，甚至可能在比P型襯底51A的電勢(shì)更負(fù)的電壓。
[0110] 圖10A-10F示出了包括通過導(dǎo)電溝槽再填充區(qū)域接觸的注入DN區(qū)域的隔離結(jié)構(gòu) 的形成。圖IOA示出在如上所述形成DN區(qū)域742之后以及沉積并圖案化可選的平坦化蝕 刻停止層744 (由硅氮化物或其它合適的材料制成）和掩模層743 (優(yōu)選地為沉積的氧化物 或其它合適材料的硬掩模）之后的結(jié)構(gòu)。淺溝槽745通過掩模743中的開口蝕刻到P-襯 底741中。溝槽745優(yōu)選地與給定CMOS技術(shù)的標(biāo)準(zhǔn)STI兼容。
[0111] 圖IOB示出了在圖案化和蝕刻溝槽746之后的結(jié)構(gòu)。這些溝槽比溝槽745深，并 延伸到DN區(qū)域742中。溝槽746也比溝槽745寬，從而允許溝槽745中電介質(zhì)再填充和溝 槽746中導(dǎo)電/電介質(zhì)再填充的形成，如下面所述。例如，溝槽745可以為約0. 5微米寬、 0. 5微米深，而溝槽746可以為約1微米寬、1. 5-2. 0微米深。
[0112] 圖IOC示出了在沉積電介質(zhì)層747之后的結(jié)構(gòu)。電介質(zhì)層747優(yōu)選地具有良好的 保形能力，例如可以使用TEOS沉積的氧化物。設(shè)計(jì)沉積厚度以完全再填充窄的溝槽745， 但僅覆蓋較寬的溝槽746的側(cè)壁。在這里給出的示例中，使用0. 3微米的厚度以完全再填 充0. 5 μ m寬的淺溝槽745并在深溝槽746的每個(gè)側(cè)壁上形成0. 3微米的層，從而在深溝槽 746中留下0.4微米寬的空間。
[0113] 圖IOD示出了在回蝕電介質(zhì)層747之后的結(jié)構(gòu)?；匚g（優(yōu)選地通過反應(yīng)離子蝕刻 技術(shù)來進(jìn)行）應(yīng)當(dāng)將電介質(zhì)747從深溝槽746的底部完全去除。這樣做時(shí)，電介質(zhì)747也可 能從表面被去除，下面的掩模層743也可能被蝕刻，這取決于使用的材料和它們的相對(duì)蝕 刻速率。在此回蝕步驟之后，側(cè)壁電介質(zhì)層748B、748C、748D和748E保留在深溝槽746中， 而淺溝槽745被電介質(zhì)區(qū)域748A完全地填充，電介質(zhì)區(qū)域748A應(yīng)當(dāng)延伸在襯底741的原 始表面之上。如圖IOD所示，可選的注入?yún)^(qū)域752A和752B可以引入到在每個(gè)寬溝槽的底 部處的開口中。由于襯底僅暴露在這些區(qū)域中，所以不需要掩模層。該注入優(yōu)選地為高劑 量、低能量的N型注入，例如以30keV和IXlO 15Cm 2注入磷，從而可以改善從導(dǎo)電填充（下 面描述）到DN區(qū)域的接觸。
[0114] 圖IOE示出了在沉積導(dǎo)電層749之后的結(jié)構(gòu)，導(dǎo)電層749優(yōu)選是高導(dǎo)電且保形的， 例如原位摻雜的多晶硅。設(shè)計(jì)層749的沉積厚度以提供深溝槽746的完全再填充。注意， 每個(gè)溝槽的蝕刻寬度決定了其是被電介質(zhì)完全填充還是被導(dǎo)電材料部分填充。因此，還可 以形成寬的淺溝槽，其具有導(dǎo)電的中央部分，這可以例如有利于形成到達(dá)特定器件結(jié)構(gòu)中 的區(qū)域的掩埋接觸。類似地，可以形成窄的深溝槽，其用電介質(zhì)完全填充，這在形成相鄰DN 區(qū)域之間的橫向隔離中是有用的。
[0115] 圖IOF示出了在平坦化之后的隔離結(jié)構(gòu)。在此示例中，該結(jié)構(gòu)已經(jīng)被平坦化回到 襯底741的原始表面。這優(yōu)選地通過CMP和/或回蝕工藝來實(shí)現(xiàn)。最終的結(jié)構(gòu)包括隔離的 P型區(qū)域751，P型區(qū)域751通過底部的DN區(qū)域742以及側(cè)部的再填充溝槽746而被隔離。 溝槽746用導(dǎo)電材料750A和750B部分地填充，該導(dǎo)電材料提供到達(dá)DN區(qū)域742的電接觸。 導(dǎo)電材料750A被側(cè)壁電介質(zhì)層748B和748C圍繞，導(dǎo)電材料750B被側(cè)壁電介質(zhì)層748D和 748E圍繞。結(jié)果，導(dǎo)電材料750A和750B與P型區(qū)域751和襯底741隔離。
[0116] 圖IOG示出了具有多個(gè)上述特征的完成結(jié)構(gòu)，包括兩個(gè)隔開的DN區(qū)域742A和 742B。DN區(qū)域742A通過填充溝槽746A和746B中的導(dǎo)電材料而被接觸。DN區(qū)域742B通 過填充溝槽746C和746D中的導(dǎo)電材料而被接觸。隔離袋753A和753B通過DN區(qū)域742A 和742B以及填充溝槽746A-746D而與襯底741隔離。導(dǎo)電填充的溝槽746E置于DN區(qū)域 742A和742B之間，并可以例如用作P型襯底741中的少數(shù)載流子的虛設(shè)集電極。每個(gè)導(dǎo)電 填充溝槽746A-746E包括底部的可選的N型注入752。淺的電介質(zhì)填充溝槽745可以包括 在隔離袋753A和753B內(nèi)和/或包括在隔離袋753A和753B外的襯底741中。深的電介質(zhì) 填充溝槽754也可以被包括在任意區(qū)域中。還可以形成淺的導(dǎo)電填充溝槽755。
[0117] 圖IOG中示出的隔離結(jié)構(gòu)經(jīng)由深導(dǎo)電填充溝槽746A-746D而有利地提供了到DN 區(qū)域742A和742B的很緊湊的電連接。此外，溝槽746A-746D的形成將共享與形成STI溝槽 745共用的許多步驟，包括電介質(zhì)沉積和平坦化步驟，從而使得提供從表面到DN區(qū)域742A 和742B的接觸幾乎不增加工藝復(fù)雜性。
[0118] 圖11A-11C示出了建立到DN區(qū)域的電接觸的幾種方法，而不使用上述的導(dǎo)電再填 充技術(shù)。在圖IlA中，溝槽73A、73B和73C位于DN區(qū)域72A和72B上并垂直堆疊在DN區(qū) 域72A和72B上，DN區(qū)域72A和72B橫向地連接，從而使P型阱74與襯底71隔離。為了 提供到DN區(qū)域72A和72B的表面接觸，N型阱75和N+區(qū)域76被包括，其中N型阱75垂 直堆疊在DN區(qū)域72A上。溝槽73A和73C使整個(gè)結(jié)構(gòu)與其它的器件隔離，而溝槽73B是將 N型阱75與P型阱74隔開的分隔溝槽以防止這些阱之間的電相互作用。
[0119] 圖IlB中示出的實(shí)施例包括位于DN底隔離區(qū)域82A和82B上且垂直堆疊在DN底 隔離區(qū)域82A和82B上的溝槽83A、83B和83C，從而使P型阱84與襯底81隔離。為了接 觸DN區(qū)域82A，N型阱85和N+區(qū)域86被包括，其中N型阱85垂直堆疊在DN區(qū)域82A上。 溝槽83A和83C使整個(gè)結(jié)構(gòu)與其它的器件隔離，而溝槽83B是將N型阱85與P型阱84隔 開的分隔溝槽以防止這些阱之間的電相互作用。DN區(qū)域82A和82B并不彼此直接接觸，由 于它們被溝槽83B隔開。在此情形下，經(jīng)由泄漏電流和穿通的組合，DN區(qū)域82B上的電偏 置仍然可能受到DN區(qū)域82A上的偏置影響。然而，與圖IlA的結(jié)構(gòu)相比，此布置并不提供 從表面到DN區(qū)域82B的那樣低的電阻。
[0120] 另一實(shí)施例在圖IlC中示出，其中DN底隔離區(qū)域92以及溝槽93A和93B使P型 阱94與襯底91隔離，并且N型阱95和N+區(qū)域96用于從表面到DN區(qū)域92的接觸。在此 構(gòu)造中，沒有溝槽使N型阱95和P型阱94隔開。而是襯底91的區(qū)域97使阱94和95隔 開。對(duì)于溝槽比DN區(qū)域深的工藝而言，此結(jié)構(gòu)可以比圖IlB的結(jié)構(gòu)更優(yōu)選，因?yàn)镹型阱95 具有與DN區(qū)域92的大的重疊以提供良好的電接觸；而圖IlA的結(jié)構(gòu)對(duì)于溝槽比底隔離區(qū) 域的底部淺的工藝而言更優(yōu)選，因?yàn)闇喜?3B提供N型阱75與P型阱74的橫向隔離而DN 區(qū)域72的一部分延伸到溝槽73B之下以提供到N型阱75的良好的電接觸。圖12示出了 用于形成根據(jù)本發(fā)明的隔離結(jié)構(gòu)的各種工藝制造順序。通常，制造從襯底開始，在優(yōu)選的實(shí) 施例中襯底是P型且不具有外延層，但可以包括N型材料且不具有外延層，或者甚至可以包 括生長(zhǎng)在P型或N型襯底上的P型外延層，或生長(zhǎng)在N型或P型襯底上的N型外延層。對(duì) 于本領(lǐng)域技術(shù)人員而言公知的是，如果使用N型襯底材料，則底隔離要求形成DP底隔離區(qū) 域而不是DN底隔離區(qū)域，并且其它的摻雜區(qū)域?qū)⑷缢璧乇幌喾磽诫s以形成結(jié)隔離。
[0121] 圖12示出兩種基本的工藝流程。在流程61中，在隔離溝槽之前形成底隔離區(qū)域； 而在流程62中，在底隔離區(qū)域之前形成隔離溝槽。如上所述，所得的結(jié)構(gòu)可以是自對(duì)準(zhǔn)的 或非自對(duì)準(zhǔn)的。被蝕刻的溝槽可以被氧化或通過化學(xué)氣相沉積（CVD)而被填充，或者在優(yōu) 選的實(shí)施例中首先被氧化然后通過沉積而被填充。如果溝槽的氧化在DN底隔離注入之后 發(fā)生，則DN區(qū)域的向上擴(kuò)散必須通過使氧化溫度最小化來避免，通常低于900°C。可選的 DP層示出為在隔離結(jié)構(gòu)完成之后形成，也就是在側(cè)壁和DN注入之后完成，但在其它的實(shí)施 例中可以在溝槽形成、DN形成或兩者之前形成。
[0122] 盡管在圖12中僅示出一個(gè)溝槽掩模和蝕刻，但第二較淺的溝槽可以被蝕刻并接 著被填充，如上所述。此外，溝槽填充能夠包括電介質(zhì)或電介質(zhì)加上導(dǎo)電材料，如上所述。如 果使用多個(gè)溝槽或使用多個(gè)再填充材料，則優(yōu)選地共享相同的工藝，諸如平坦化步驟。
[0123] 圖13示出用于制造各種完全隔離的雙極、CMOS和DMOS器件的模塊化工藝，而無 需高溫處理或外延。術(shù)語"模塊化"是指易于添加或去除各組的處理步驟或"模塊"的能力， 以僅制造給定的電路設(shè)計(jì)所需要的器件。通過建立模塊化工藝架構(gòu)，通過僅包括必需的工 藝步驟，對(duì)于給定的電路設(shè)計(jì)而言可以最小化制造成本。此外，設(shè)計(jì)模塊以使得去除任何模 塊并不影響其余器件的性能或特性。這樣，對(duì)于任何模塊化的工藝選擇，可以使用公共組的 器件庫和模型。
[0124] 原則上，由于不需要高溫來實(shí)現(xiàn)公開技術(shù)使用的電隔離，所以電介質(zhì)填充溝槽和 深N型（DN)底隔離區(qū)域的形成能夠以任意次序進(jìn)行，而不會(huì)對(duì)集成器件的電隔離產(chǎn)生不利 影響。然而，實(shí)際上，一些制造順序是優(yōu)選的，由于它們簡(jiǎn)化了晶片處理。用于形成溝槽隔 離結(jié)構(gòu)的細(xì)節(jié)在前述申請(qǐng)No. 11/444, 102中被詳細(xì)描述。
[0125] 在此工藝中，使用包括鏈?zhǔn)阶⑷牖蚋吣茏⑷氲难谀Ｗ⑷氲慕M合來構(gòu)造器件。為了 實(shí)現(xiàn)最終的基本上為原位注入的摻雜輪廓，僅有少量來自擴(kuò)散和高溫處理的再分布。原位 注入的摻雜輪廓不同于擴(kuò)散的高斯輪廓的標(biāo)準(zhǔn)單調(diào)減少濃度，因?yàn)樵蛔⑷氲膿诫s輪廓能 夠被優(yōu)化以單獨(dú)地設(shè)定器件特性。
[0126] 除了在形成隔離結(jié)構(gòu)的順序上提供較大的靈活性之外，公開的低溫工藝架構(gòu)允許 器件形成的順序被重新布置且對(duì)器件性能的影響極小。例如，雙極基極注入可以在MOS柵 極形成步驟之前或之后進(jìn)行。為了保持自對(duì)準(zhǔn)的MOS晶體管特性，LDD注入在柵極形成之 后但在側(cè)壁間隔物形成之前，而N+、P+源極和漏極注入在側(cè)壁形成之后發(fā)生。
[0127] 圖13示出形成本發(fā)明的優(yōu)選實(shí)施例的工藝步驟的順序。步驟100的襯底材料優(yōu) 選地為具有P型摻雜的硅，P型摻雜要足夠低以維持要制造的電壓最高器件所要求的最大 擊穿，并要足夠高以避免閂鎖，閂鎖可以被過大的襯底電阻加劇。在優(yōu)選的實(shí)施例中，襯底 不包括外延層，由于外延層的加入會(huì)顯著增加初始的材料成本。然而，在其它的實(shí)施例中， 在襯底上包括外延層可以是優(yōu)選的。
[0128] 在步驟101中，形成淺溝槽掩模，淺溝槽被蝕刻到硅襯底中。這些溝槽優(yōu)選地與用 于將形成的器件之間的隔離的淺溝槽隔離（STI)兼容。例如，STI溝槽可以在0. 1-0.5 μπι 寬和0. 1-0. 5 μπι深的數(shù)量級(jí)。STI溝槽的如第一掩模步驟的蝕刻還用于在襯底中形成可見 的標(biāo)記（溝槽圖案本身）以用于接下來的掩模層的對(duì)準(zhǔn)。
[0129] 在此工藝的其它實(shí)施例中，淺溝槽可以在形成阱（在步驟105中示出并在下面描 述）之后被掩模并蝕刻。在此可選的順序中，阱摻雜輪廓和結(jié)深度可以較少地受到淺溝槽 存在的影響。應(yīng)當(dāng)指出，淺溝槽隔離并不提供器件之間的完全隔離。然而，在使晶體管彼此 橫向隔開并防止這些晶體管之間不期望的表面反型和泄漏方面，STI類似于LOCOS場(chǎng)氧化 物。然而，STI并不提供器件與下面和周圍的襯底區(qū)域的完全電隔離。
[0130] 步驟102示出深N型（DN)區(qū)域的掩模和注入，深N型區(qū)域?qū)⑿纬筛鞲綦x袋下方的 底隔離區(qū)域，使這些袋與襯底垂直隔離。DN掩模可以是具有足夠厚度的光致抗蝕劑以阻擋 DN注入。DN注入優(yōu)選地通過一次或多次高能注入步驟形成，以在襯底的較深處引入相對(duì)低 阻的層。例如，磷可以以約3MeV的能量和約1-5Χ IO13Cm 2的劑量被注入以產(chǎn)生DN區(qū)域，該 DN區(qū)域位于表面以下約2 μ m處并具有小于500歐姆/方塊的薄層電阻。
[0131] 步驟103包括應(yīng)用第二溝槽注入掩模和將第二組溝槽蝕刻到硅襯底中。這些溝槽 優(yōu)選地比步驟101的溝槽深，從表面至少向下延伸到DN區(qū)域以提供隔離袋與襯底的橫向隔 離。
[0132] 在優(yōu)選的實(shí)施例中，淺溝槽具有比深溝槽淺的深度和窄的寬度。這樣，它們可以插 入在器件之間且對(duì)管芯面積和晶體管堆疊密度產(chǎn)生的不利影響較少。例如，在一個(gè)實(shí)施例 中，深溝槽可以是1. 6微米深、0.