緣膜15a?15c和第二絕緣膜17a?17c。此外，第一絕緣膜15a?15c的膜種類可以與第二絕緣膜17a?17c的膜種類相同，也可以與第二絕緣膜17a?17c的膜種類不同。
[0059](硬掩模)
[0060]硬掩模18a?18c是以覆蓋第二絕緣膜17a?17c的上表面的方式形成的掩模。該硬掩模18a?18c是形成上述第一電阻金屬膜14a?14c、第二電阻金屬膜16a?16c、第一絕緣膜15a?15c以及第二絕緣膜17a?17c時的掩模。
[0061]硬掩模18a?18c是從圖1的附圖近前側向附圖后側延伸的掩模，其形狀例如是長方體。硬掩模18a?18c只要蝕刻速率比絕緣膜17a?17c的蝕刻速率快即可，其材質不特別地限定。例如能夠使用包含S1的掩模作為硬掩模18a?18c。
[0062](金屬插塞)
[0063]半導體裝置I具備下部金屬插塞13a、13c、上部金屬插塞21b、21c以及金屬插塞22。下部金屬插塞13a是將下部布線層Ila與第一電阻金屬膜14a連接的一對金屬插塞，下部金屬插塞13c是將下部布線層Ilc與第一電阻金屬膜14c連接的一對金屬插塞。
[0064]另外，上部金屬插塞21b是將后述的上部布線層23b與第二電阻金屬膜16b連接的一對金屬插塞。另外，上部金屬插塞21c是將后述的上部布線層23c與第二電阻金屬膜16c連接的一對金屬插塞。另外，金屬插塞22是將后述的上部布線層23d與下部布線層Ild連接的金屬插塞。
[0065]如上所述，下部金屬插塞13a、13c是如下的金屬插塞:沿附圖的上下方向貫通第一層間絕緣膜12，為了使電流流向第一電阻金屬膜14a、14c而使用。另外，上部金屬插塞21b、21c是如下的金屬插塞:沿附圖的上下方向貫通第二層間絕緣膜20、硬掩模18b、18c以及第二絕緣膜17b、17c，為了使電流流向第二電阻金屬膜16b、16c而使用。另外，金屬插塞22是如下的金屬插塞:沿附圖的上下方向貫通第一層間絕緣膜12和第二層間絕緣膜20，為了確保上下層之間的導通而使用。
[0066]下部金屬插塞13a、13c和上部金屬插塞21b、21c例如是形成為長方體的金屬插塞，下部金屬插塞13a、13c和上部金屬插塞21b、21c各自的尺寸大致相同。
[0067]下部金屬插塞13a、13c和上部金屬插塞21b、21c只要分別由具備導電性的物質形成，可以由相同的物質形成，也可以由不同的物質形成。例如也可以將下部金屬插塞13a、13c和上部金屬插塞21b、21c這兩方由鎢(W)形成。此外，“金屬插塞”是指還被稱為“通孔”的構件。
[0068](上部布線層)
[0069]在第二層間絕緣膜20上形成有上部布線層23b、23c、23d。該上部布線層23b是與上部金屬插塞21b連接的一對上部布線層。另外，上部布線層23c是與上部金屬插塞21c連接的一對上部布線層。另外，上部布線層23d是與金屬插塞22連接的上部布線層。上部布線層23b、23c是為了使電流流向第二電阻金屬膜16b、16c而使用的布線層。上部布線層23d是為了確保上下層間的導通而使用的布線層。
[0070]上部布線層23b?23d具備導電性即可，其材質等不特別地限定。例如能夠使用Al布線層作為上部布線層23b?23d。
[0071](第一電阻體)
[0072]如上所述，在第一電阻體形成部A中形成的第一電阻金屬膜14a經(jīng)由下部金屬插塞13a與下部布線層Ila連接，因此在半導體裝置I中作為第一電阻體發(fā)揮功能。另一方面，在第一電阻體形成部A中形成的第二電阻金屬膜16a處于電絕緣的狀態(tài)，因此是在半導體裝置I中不作為電阻體發(fā)揮功能的所謂的偽電阻體。這樣，在第一電阻體形成部A中形成有具備第一電阻金屬膜14a的電阻元件R1。換句話說，在第一電阻體形成部A中形成有從半導體裝置I的下部導入電流的類型的電阻元件R1。
[0073](第二電阻體)
[0074]另外，在第二電阻體形成部B中形成的第二電阻金屬膜16b經(jīng)由上部金屬插塞21b與上部布線層23b連接，因此在半導體裝置I中作為第二電阻體發(fā)揮功能。另一方面，在第二電阻體形成部B中形成的第一電阻金屬膜14b處于電絕緣的狀態(tài)，因此是在半導體裝置I中不作為電阻體發(fā)揮功能的所謂的偽電阻體。這樣，在第二電阻體形成部B中形成有具備第二電阻金屬膜16b的電阻元件R2。換句話說，在第二電阻體形成部B中形成有從半導體裝置I的上部導入電流的類型的電阻元件R2。
[0075](電容元件)
[0076]另外，在電容元件形成部C中形成的第一絕緣膜15c被經(jīng)由下部金屬插塞13c與下部布線層Ilc連接的第一電阻金屬膜14c和經(jīng)由上部金屬插塞21c與上部布線層23c連接的第二電阻金屬膜16c夾在中間，作為電容膜發(fā)揮功能。因此，在電容元件形成部C中形成有由第一電阻金屬膜(下部電極)14c、第一絕緣膜(電容膜)15c以及第二電阻金屬膜(上部電極)16c構成的電容元件Cl。換句話說，該電容元件Cl是將電阻元件Rl的結構和電阻元件R2的結構組合而成的電容元件。
[0077]在本實施方式的半導體裝置I中，通過如上述那樣變更上部金屬插塞或下部金屬插塞的位置，能夠容易地變更是取出第一電阻金屬膜的電阻值、還是取出第二電阻金屬膜的電阻值。
[0078](半導體裝置的制造方法)
[0079]圖2?圖6是示意性地表示本發(fā)明的實施方式所涉及的半導體裝置的制造方法的各工序的截面圖。另外，圖7是表示本發(fā)明的實施方式所涉及的半導體裝置的制造方法的流程的圖。
[0080]下面，對于本發(fā)明的實施方式所涉及的半導體裝置I的制造方法的各工序進行說明。
[0081]首先，如圖2的(a)所示，在襯底10上的第一電阻體形成部A和電容元件形成部C各形成部中形成下部布線層11a、11c，并且形成下部布線層Ild(Sl)。在襯底10上形成金屬膜(未圖示)之后，對該金屬膜進行圖案形成來形成下部布線層lla、llc、lld。該圖案形成能夠使用公知技術。例如在將Al布線層形成為下部布線層lla、llc、lld的情況下，在襯底10上形成Al層之后，使用光刻法和干蝕刻法對該Al層進行圖案形成來形成。此外，上述的下部布線層相當于本申請的“第一金屬布線層”。
[0082]接著，如圖2的(b)所示，在形成了下部布線層lla、llc、lld的襯底10上形成第一層間絕緣膜12 (S2)。第一層間絕緣膜12的形成能夠使用公知技術。例如在將S1膜形成為第一層間絕緣膜12的情況下，使用CVD (Chemical Vapor Deposit1n:化學氣相沉積)法來形成。此外，圖2的(b)表示在第一層間絕緣膜12形成之后使其表面平坦化后的狀態(tài)。
[0083]接著，在第一電阻體形成部A和電容元件形成部C各形成部中，通過一次的蝕刻工序形成貫通第一層間絕緣膜12并到達下部布線層11a、Ilc的第一通孔(未圖示)。該第一通孔的形成能夠使用公知技術。例如也可以在第一層間絕緣膜12上的、形成第一通孔的區(qū)域以外的區(qū)域形成掩模(未圖示)之后實施蝕刻，來形成第一通孔。
[0084]接著，在如上述那樣形成的第一通孔中填充導電材料來如圖2的(C)所示那樣形成下部金屬插塞13a、13c (S3)。此外，圖2的(c)表不在下部金屬插塞13a、13c形成之后使其表面平坦化后的狀態(tài)。另外，上述的下部金屬插塞相當于本申請的“第一金屬插塞”。
[0085]接著，如圖3的(a)所示，在形成了下部金屬插塞13a、13c的第一層間絕緣膜12上形成第一電阻金屬膜14a?14c用或電容元件的下部電極用的第一電阻金屬膜14f (S4)。第一電阻金屬膜14f的形成能夠使用公知技術。例如在將TiN電阻金屬膜形成為第一電阻金屬膜14a?14c的情況下，將TiN膜形成為第一電阻金屬膜Hf。該TiN膜的形成使用例如 PVD (Physical Vapor Deposit1n:物理氣相沉積)法、CVD 法、ALD (Atomic LayerDeposit1n:原子層沉積)法。
[0086]接著，在第一電阻金屬膜14f上形成第一絕緣膜15a?15c用的第一絕緣膜15f(S5)。第一絕緣膜15f的形成能夠使用公知技術。例如在將SiN膜形成為第一絕緣膜15f的情況下，使用CVD法來形成。
[0087]接著，在第一絕緣膜15f上形成第二電阻金屬膜16a?16c用或電容元件的上部電極用的第二電阻金屬膜16f (S6)。第二電阻金屬膜16f的形成能夠使用公知技術。
[0088]例如，在將TaN電阻金屬膜形成為第二電阻金屬膜16a?16c的情況下，將TaN膜形成為第二電阻金屬膜16f。該TaN膜的形成使用例如PVD法、CVD法、ALD法。
[0089]接著，在第二電阻金屬膜16f上形成第二絕緣膜17a?17c用的第二絕緣膜17f (S7)。第二絕緣膜17f的形成能夠使用公知技術。例如在將SiN膜形成為第二絕緣膜17f的情況下，使用CVD法來形成。
[0090]接著，在第二絕緣膜17f上形成硬掩模18a?18c用的氧化膜(硬掩模層)18f(S8)。氧化膜18f的形成能夠使用公知技術。例如在將S1膜形成為氧化膜18f的情況下，使用CVD法來形成。
[0091]接著，如圖3的(b)所示，在第一電阻體形成部A、第二電阻體形成部B以及電容元件形成部C各形成部中形成抗蝕劑掩模19a?19c (S9)?？刮g劑掩模19a?19c的形成能夠使用公知技術。例如能夠使用光刻法形成抗蝕劑掩模19a?19c。<