硅晶片外部的電感器/變壓器的制造方法
【專利說(shuō)明】硅晶片外部的電感器/變壓器
[0001]相關(guān)串請(qǐng)的交叉引用
[0002]本申請(qǐng)要求2013年11月20日提交的美國(guó)臨時(shí)申請(qǐng)N0.61/906，692的權(quán)益。這里通過參考并入上面引用的申請(qǐng)的全部公開內(nèi)容。
技術(shù)領(lǐng)域
[0003]本公開涉及用于提供集成電路外部的電感器結(jié)構(gòu)的系統(tǒng)和方法。
【背景技術(shù)】
[0004]這里提供的【背景技術(shù)】說(shuō)明用于一般性地呈現(xiàn)本公開的背景的目的。當(dāng)前所稱的發(fā)明人的工作在本【背景技術(shù)】章節(jié)中描述該工作的程度上，以及在提交時(shí)可能不會(huì)被另外認(rèn)定為現(xiàn)有技術(shù)的本描述的方面，既不明確地也不隱含地被承認(rèn)為相對(duì)于本公開的現(xiàn)有技術(shù)。
[0005]印刷電路板(諸如微型印刷電路板)通常包括布置在印刷電路板上的一個(gè)或多個(gè)集成電路(例如硅芯片/晶片)。集成電路可以經(jīng)由焊料凸塊和/或其它互連結(jié)構(gòu)連接到印刷電路板。示例性集成電路包括讀出芯片(例如用于芯片到芯片互連)和/或其它射頻(RF)芯片。

【發(fā)明內(nèi)容】

[0006]一種集成電路封裝，包括集成電路和內(nèi)插層(interposer layer)。內(nèi)插層布置在集成電路之上并且包括至少部分地形成在內(nèi)插層內(nèi)的電感器。電感器包括第一對(duì)導(dǎo)電柱，第一對(duì)導(dǎo)電柱包括分別形成在第一過孔和第二過孔內(nèi)的第一導(dǎo)電柱和第二導(dǎo)電柱。第一過孔和第二過孔穿過內(nèi)插層而形成。電感器進(jìn)一步包括第一導(dǎo)電跡線和第一導(dǎo)電互連結(jié)構(gòu)，第一導(dǎo)電跡線跨接第一導(dǎo)電柱在內(nèi)插層的第一表面上的第一端和第二導(dǎo)電柱在內(nèi)插層的第一表面上的第一端，第一導(dǎo)電互連結(jié)構(gòu)連接在第一導(dǎo)電柱的第二端和第二導(dǎo)電柱的第二端與集成電路之間。
[0007]—種形成集成電路封裝的方法，包括:在集成電路之上形成內(nèi)插層；以及至少部分地在內(nèi)插層內(nèi)形成電感器。形成電感器包括:穿過內(nèi)插層形成第一過孔和第二過孔；分別在第一過孔和第二過孔內(nèi)形成包括第一導(dǎo)電柱和第二導(dǎo)電柱的第一對(duì)導(dǎo)電柱；跨接第一導(dǎo)電柱在內(nèi)插層的第一表面上的第一端和第二導(dǎo)電柱在內(nèi)插層的第一表面上的第一端，連接第一導(dǎo)電跡線；以及在第一導(dǎo)電柱的第二端和第二導(dǎo)電柱的第二端與集成電路之間，連接第一導(dǎo)電互連結(jié)構(gòu)。
[0008]本公開的其它應(yīng)用方面將從詳細(xì)描述、權(quán)利要求和附圖中變得顯而易見。詳細(xì)描述和特定示例旨在于僅用于說(shuō)明的目的，而不旨在于限制本公開的范圍。
【附圖說(shuō)明】
[0009]圖1是根據(jù)本公開原理的包括內(nèi)插層的示例性集成電路封裝。
[0010]圖2是根據(jù)本公開原理的更詳細(xì)示出的包括內(nèi)插層的示例性集成電路封裝。
[0011]圖3是根據(jù)本公開原理的示例性單匝電感器。
[0012]圖4是根據(jù)本公開原理的示例性多匝電感器。
[0013]圖5是根據(jù)本公開原理的包括多個(gè)電感器的示例性內(nèi)插層。
[0014]圖6是根據(jù)本公開原理的圖5所示的示例性內(nèi)插層的俯視圖。
[0015]圖7是根據(jù)本公開原理的包括直接形成在集成電路表面上的一個(gè)或多個(gè)電感器的示例性集成電路。
[0016]圖8是根據(jù)本公開原理的包括一個(gè)或多個(gè)電感器的示例性FinFET晶片。
[0017]在附圖中，可以重復(fù)使用參考標(biāo)號(hào)以標(biāo)識(shí)類似和/或相同的元件。
【具體實(shí)施方式】
[0018]在包括但不限于讀出芯片和射頻(RF)芯片的一些集成電路(例如硅芯片/晶片、片上系統(tǒng)等)中，可能難以在芯片的硅內(nèi)形成具有期望Q(質(zhì)量)因子的電感器。因此，在一些實(shí)施方式中，將電感器布置在集成電路外部并且可以經(jīng)由鍵合線或其它互連結(jié)構(gòu)將電感器連接到集成電路。然而，外部連接的電感器可能無(wú)法提供準(zhǔn)確的性能。
[0019]根據(jù)本公開原理的集成電路封裝可以包括一個(gè)或多個(gè)垂直疊置的集成電路(例如硅晶片/芯片、片上系統(tǒng)等)，而這些集成電路又可以布置在印刷電路板(PCB)或其它封裝襯底上。該封裝包括由玻璃、二氧化硅或另一合適材料形成的內(nèi)插層，該內(nèi)插層布置為例如鄰近芯片、在兩個(gè)芯片之間、和/或在芯片和PCB之間。垂直穿過內(nèi)插層形成過孔對(duì)，并且利用導(dǎo)電塞(例如銅塞或銅柱)填充該過孔對(duì)。形成在內(nèi)插層表面上的導(dǎo)電跡線將銅柱的相應(yīng)第一端連接在一起，并且將銅柱的相應(yīng)第二端連接到相鄰結(jié)構(gòu)(例如相鄰的芯片、PCB或封裝襯底)的表面。例如，可以使用焊料凸塊或另一合適互連結(jié)構(gòu)，將銅柱的第二端連接到相鄰結(jié)構(gòu)的表面。
[0020]因此，銅柱和導(dǎo)電跡線形成與相鄰結(jié)構(gòu)的表面垂直的單匝電感器?？梢允褂酶郊拥某蓪?duì)的過孔和銅柱來(lái)形成附加的電感器匝，該附加的成對(duì)過孔和銅柱使用形成在內(nèi)插層的另一表面上和/或相鄰結(jié)構(gòu)的表面上的導(dǎo)電跡線而連接到第一電感器匝?？梢酝ㄟ^例如形成在內(nèi)插層中的匝的數(shù)目、焊料凸塊的高度和/或銅柱的高度(例如由內(nèi)插層的厚度所限定)，來(lái)確定電感器的電感值。僅作為示例，內(nèi)插層的厚度可以在100 μ??和250 μπι之間。
[0021]以此方式，可以在內(nèi)插層中提供一個(gè)或多個(gè)電感器、變壓器(諸如交織式RF輸出變壓器)等，而無(wú)需使用硅晶片或芯片內(nèi)的空間?？梢詫㈦姼衅餍纬蔀榫哂衅谕母叩腝因子和電感值。此外，可以根據(jù)需要變化內(nèi)插層中的銅柱的間距和直徑。例如，可以使用相對(duì)大的間距(例如小于100 μ m，50 μ m或更小，其中柱直徑小于50 μ m)來(lái)在單個(gè)內(nèi)插層內(nèi)形成多個(gè)高Q因子的多匝電感器，該單個(gè)內(nèi)插層將與相對(duì)大的片上系統(tǒng)(SOC)集成?？梢愿鶕?jù)電感器之間的距離來(lái)控制在內(nèi)插層中形成的電感器之間的電容。因此，通過根據(jù)需要增加電感器之間的距離，可以實(shí)現(xiàn)非常低的電容，并且因而實(shí)現(xiàn)改善的高頻性能。此外，明顯減少與電感器相關(guān)聯(lián)的磁場(chǎng)貫穿硅晶片或芯片的部分。
[0022]在其它實(shí)施方式中，可以直接在芯片或晶片的表面上形成單匝電感器，而無(wú)需使用內(nèi)插層。例如，可以直接在芯片的表面上形成焊料凸塊和/或銅柱的對(duì)。形成在芯片表面上的導(dǎo)電跡線將銅柱連接在一起以形成電感器。
[0023]本公開的原理也可以采用FinFET晶片來(lái)實(shí)施。例如，可以將玻璃襯底形成在(例如鍵合到)FinFET晶片的表面上，該玻璃襯底的溫度膨脹系數(shù)大致等于硅晶片的溫度膨脹系數(shù)?？梢詫~柱(例如以50μπι或更小的間距，這對(duì)應(yīng)于在相鄰銅柱之間大致20μπι)形成在上述玻璃襯底內(nèi)，以提供連接到FinFET晶片的一個(gè)或多個(gè)電感器。因此，可以在不使用硅晶片的任何明顯區(qū)域的情況下提供電感器?？梢园凑疹愃频姆绞綐?gòu)造具有極低耦合電容的高效功率組合器RF輸出變壓器。
[0024]圖1示出根據(jù)本公開原理的示例性集成電路封裝100。集成電路封裝100例如包括集成電路104 (例如對(duì)應(yīng)于硅芯片或晶片)、集成電路108和內(nèi)插層112。集成電路104和108可以包括，僅舉例來(lái)說(shuō)，S0C。內(nèi)插層112可以由玻璃、二氧化硅或任何其它合適材料形成。盡管未示出，但集成電路封裝100可以布置在PCB或其它襯底上。
[0025]僅作為示例，使用諸如，僅作為示例，焊料凸塊120的互連結(jié)構(gòu)，將集成電路104連接到內(nèi)插層112的第一表面116。類似地，使用焊料凸塊128，將集成電路108連接到內(nèi)插層112的第二表面124。內(nèi)插層112包括，示意性示出的，形成在內(nèi)插層112內(nèi)的一個(gè)或多個(gè)電感器132。盡管示出為具有多匝，但電感器132可以包括一個(gè)或多個(gè)匝。每個(gè)電感器132可以包括相同匝數(shù)或不同匝數(shù)。
[0026]圖2示出根據(jù)本公開原理的示例性集成電路封裝200。例如，集成電路封裝200對(duì)應(yīng)于更詳細(xì)示出的圖1的集成電路封裝100。集成電路封裝200包括例如集成電路204、集成電路208和內(nèi)插層212。
[0027]僅作為示例，使用諸如，僅作為示例，焊料凸塊220的互連結(jié)構(gòu)，將集成電路204連接到內(nèi)插層212的第一表面216。類似地，使用焊料凸塊228，將集成電路208連接到內(nèi)插層212的第二表面224。內(nèi)插層212包括，以橫截面示出的，形成在內(nèi)插層212內(nèi)的一個(gè)或多個(gè)電感器232。盡管示出具有多匝，但電感器232可以包括一個(gè)或多個(gè)匝。
[0028]每個(gè)電感器232包括一個(gè)或多個(gè)匝236。例如，圖3示出具有單個(gè)匝236的一個(gè)