薄膜晶體管、陣列基板及其制作方法、顯示裝置的制造方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及顯示技術(shù)領(lǐng)域，特別涉及一種陣列基板及其制作方法、顯示裝置。
【背景技術(shù)】
[0002] 隨著TFT_LCD(ThinFilmTransistorLiquidCrystalDisplay，薄膜場效應(yīng)晶體 管液晶顯示器）尺寸的不斷擴(kuò)大，如果顯示器的信號傳輸線以及電極的電阻較大，就會(huì)因 為電阻壓降而導(dǎo)致顯示的不均勻，因此需要采用電阻率較低的材料來制作信號傳輸線以及 電極。Cu的電阻率較低，因此Cu成為顯示領(lǐng)域普遍采用的導(dǎo)線材質(zhì)。
[0003] 但是在采用Cu制備信號傳輸線以及電極之后，信號傳輸線以及電極中的Cu原子 容易發(fā)生擴(kuò)散，Cu原子會(huì)進(jìn)入到絕緣層中，進(jìn)而影響絕緣層的絕緣特性，因此，需要設(shè)置金 屬阻擋層來防止Cu的擴(kuò)散?，F(xiàn)有技術(shù)一般采用MoNb來制作金屬阻擋層，在制作陣列基板 的過程中，刻蝕Cu的刻蝕液是H202，為了能夠?qū)oNb進(jìn)行刻蝕，需要在H202刻蝕液中添加 HF，但HF對組成半導(dǎo)體層的非晶硅有刻蝕作用。這樣在對半導(dǎo)體層上的金屬阻擋層進(jìn)行刻 蝕時(shí)，含有HF的H202刻蝕液將會(huì)破壞非晶硅的半導(dǎo)體特性，導(dǎo)致顯示器點(diǎn)亮?xí)r出現(xiàn)顯示不 良。

【發(fā)明內(nèi)容】

[0004] 本發(fā)明要解決的技術(shù)問題是提供一種陣列基板及其制作方法、顯示裝置，能夠在 對半導(dǎo)體層上的金屬阻擋層進(jìn)行刻蝕時(shí)，防止刻蝕液對半導(dǎo)體層的性能產(chǎn)生影響。
[0005] 為解決上述技術(shù)問題，本發(fā)明的實(shí)施例提供技術(shù)方案如下：
[0006] 一方面，提供一種薄膜晶體管，所述薄膜晶體管的源電極和漏電極為包括金屬層 和金屬阻擋層的多層結(jié)構(gòu)，所述薄膜晶體管的非晶硅有源層上覆蓋有刻蝕阻擋層，所述刻 蝕阻擋層對應(yīng)所述源電極和漏電極的位置設(shè)置有貫穿所述刻蝕阻擋層的過孔，所述源電極 和漏電極分別通過所述過孔與所述非晶硅有源層連接。
[0007] 進(jìn)一步地，所述薄膜晶體管的柵電極為包括所述金屬層和所述金屬阻擋層的多層 結(jié)構(gòu)。
[0008] 進(jìn)一步地，所述多層結(jié)構(gòu)為由所述金屬層和所述金屬阻擋層組成的雙層結(jié)構(gòu)，其 中，第一層為所述金屬阻擋層，第二層為所述金屬層。
[0009] 進(jìn)一步地，所述多層結(jié)構(gòu)為依次疊加的三層結(jié)構(gòu)，其中，第一層為所述金屬阻擋 層，第二層為所述金屬層，第三層為由Mo、Ti或Ta組成。
[0010] 進(jìn)一步地，所述金屬層為采用Cu。
[0011] 進(jìn)一步地，所述金屬阻擋層為采用Ti、Mo或MoNb合金。
[0012] 進(jìn)一步地，所述非晶娃有源層包括a-Si層和位于所述a-Si層上的n+a-Si層。
[0013] 本發(fā)明實(shí)施例還提供了一種陣列基板，包括襯底基板和形成在襯底基板上的如上 所述的薄膜晶體管。
[0014] 進(jìn)一步地，所述陣列基板的數(shù)據(jù)線和/或柵線為包括所述金屬層和所述金屬阻擋 層的多層結(jié)構(gòu)。
[0015] 本發(fā)明實(shí)施例還提供了一種顯示裝置，包括如上所述的陣列基板。
[0016] 本發(fā)明實(shí)施例還提供了一種薄膜晶體管的制作方法，包括：
[0017] 在所述薄膜晶體管的非晶硅有源層上形成刻蝕阻擋層的圖形，所述刻蝕阻擋層對 應(yīng)所述薄膜晶體管的源電極和漏電極的位置設(shè)置有貫穿所述刻蝕阻擋層的過孔；
[0018] 利用包括金屬層和金屬阻擋層的多層結(jié)構(gòu)形成所述薄膜晶體管的源電極和漏電 極，所述源電極和漏電極分別通過所述過孔與所述非晶硅有源層連接。
[0019] 進(jìn)一步地，所述制作方法還包括：
[0020] 利用包括所述金屬層和所述金屬阻擋層的多層結(jié)構(gòu)形成所述薄膜晶體管的柵電 極。
[0021] 進(jìn)一步地，形成所述非晶硅有源層、源電極和漏電極具體包括：
[0022] 形成由a-Si層和n+a-Si層組成的雙層結(jié)構(gòu)，對所述雙層結(jié)構(gòu)進(jìn)行構(gòu)圖形成所述 非晶硅有源層的圖形；
[0023] 在所述非晶硅有源層上形成刻蝕阻擋層，并對所述刻蝕阻擋層進(jìn)行構(gòu)圖在對應(yīng)所 述源電極和漏電極的位置形成貫穿所述刻蝕阻擋層的過孔；
[0024] 在所述刻蝕阻擋層上沉積包括金屬層和金屬阻擋層的多層結(jié)構(gòu)，在所述多層結(jié)構(gòu) 上涂覆光刻膠，曝光顯影后形成光刻膠保留區(qū)域和光刻膠去除區(qū)域，利用含HF的H202刻蝕 液對光刻膠去除區(qū)域的多層結(jié)構(gòu)進(jìn)行刻蝕，形成所述源電極和漏電極，所述源電極和漏電 極分別通過所述過孔與所述非晶硅有源層連接。
[0025] 進(jìn)一步地，形成所述源電極和漏電極之后還包括：
[0026] 通過干刻工藝去除所述源電極和漏電極之間間隙與所述非晶硅有源層對應(yīng)區(qū)域 的刻蝕阻擋層，暴露出所述區(qū)域的非晶硅有源層；
[0027] 刻蝕掉所述區(qū)域的n+a-Si層和部分a-Si層，形成所述薄膜晶體管的溝道。
[0028] 本發(fā)明實(shí)施例還提供了一種陣列基板的制作方法，采用如上所述的方法在襯底基 板上形成薄膜晶體管。
[0029] 進(jìn)一步地，所述方法還包括：
[0030] 利用包括所述金屬層和所述金屬阻擋層的多層結(jié)構(gòu)形成所述陣列基板的數(shù)據(jù)線 和/或柵線。
[0031] 本發(fā)明的實(shí)施例具有以下有益效果：
[0032] 上述方案中，在非晶硅有源層上形成有刻蝕阻擋層，這樣在對非晶硅有源層上的 金屬阻擋層進(jìn)行刻蝕時(shí)，刻蝕阻擋層能夠?qū)Ψ蔷Ч栌性磳舆M(jìn)行保護(hù)，防止含有HF的H202刻 蝕液破壞非晶硅的半導(dǎo)體特性，避免刻蝕液對非晶硅有源層的性能產(chǎn)生影響，保證薄膜晶 體管的性能。
【附圖說明】
[0033] 圖1為本發(fā)明實(shí)施例形成刻蝕阻擋層后的示意圖；
[0034] 圖2為本發(fā)明實(shí)施例形成貫穿刻蝕阻擋層的過孔后的示意圖；
[0035] 圖3為本發(fā)明實(shí)施例形成源漏金屬層后的示意圖；
[0036] 圖4為本發(fā)明實(shí)施例形成源電極和漏電極后的示意圖；
[0037] 圖5為本發(fā)明實(shí)施例去除源電極和漏電極之間間隙對應(yīng)的刻蝕阻擋層后的示意 圖；
[0038] 圖6為本發(fā)明實(shí)施例去除源電極和漏電極之間間隙對應(yīng)的n+a-Si層和部分a-Si 層后的不意圖；
[0039] 圖7為本發(fā)明實(shí)施例形成鈍化層和像素電極后的示意圖。
[0040] 附圖標(biāo)記
[0041] 1襯底基板 2 MoNb層 3 Cu層
[0042] 4 柵絕緣層 5 a-Si層 6 n+a-Si 層
[0043] 7刻蝕阻擋層8鈍化層9像素電極
【具體實(shí)施方式】
[0044] 為使本發(fā)明的實(shí)施例要解決的技術(shù)問題、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合 附圖及具體實(shí)施例進(jìn)行詳細(xì)描述。
[0045] 本發(fā)明的實(shí)施例針對現(xiàn)有技術(shù)中設(shè)置金屬阻擋層來防止Cu的擴(kuò)散，為了能夠?qū)?金屬阻擋層進(jìn)行刻蝕，需要在H202刻蝕液中添加HF，但在對半導(dǎo)體層上的金屬阻擋層進(jìn)行 刻蝕時(shí)，含有HF的H202刻蝕液將會(huì)破壞非晶硅的半導(dǎo)體特性的問題，提供一種陣列基板及 其制作方法、顯示裝置，能夠在對半導(dǎo)體層上的金屬阻擋層進(jìn)行刻蝕時(shí)，防止刻蝕液對半導(dǎo) 體層的性能產(chǎn)生影響。
[0046] 實(shí)施例一
[0047] 本實(shí)施例提供一種薄膜晶體管，薄膜晶體管的源電極和漏電極為包括金屬層和金 屬阻擋層的多層結(jié)構(gòu)，薄膜晶體管的非晶硅有源層上覆蓋有刻蝕阻擋層，刻蝕阻擋層對應(yīng) 源電極和漏電極的位置設(shè)置有貫穿刻蝕阻擋層的過孔，源電極和漏電極分別通過過孔與非 晶硅有源層連接。
[0048] 本實(shí)施例在非晶硅有源層上形成有刻蝕阻擋層，這樣在對非晶硅有源層上的金屬 阻擋層進(jìn)行刻蝕時(shí)，刻蝕阻擋層能夠?qū)Ψ蔷Ч栌性磳舆M(jìn)行保護(hù)，防止含有HF的H202刻蝕液 破壞非晶硅的半導(dǎo)體特性，避免刻蝕液對非晶硅有源層的性能產(chǎn)生影響，保證薄膜晶體管 的性能。
[0049] 其中，貫穿刻蝕阻擋層的過孔可以為方孔、圓孔或其他形狀的孔，只要能夠?qū)崿F(xiàn)源 電極、漏電極與非晶硅有源層的連接即可。
[0050] 進(jìn)一步地，薄膜晶體管的柵電極也采用包括金屬層和金屬阻擋層的多層結(jié)構(gòu)，因 為如果采用金屬Cu制作薄膜晶體管的柵電極，為了防止柵電極中的Cu原子擴(kuò)散到襯底基 板中，也需要在金屬Cu