鰭式場效應(yīng)晶體管及其形成方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，特別涉及一種鰭式場效應(yīng)晶體管及其形成方法。
【背景技術(shù)】
[0002]隨著半導(dǎo)體工藝技術(shù)的不斷發(fā)展，工藝節(jié)點逐漸減小，后柵(gate-last)工藝得到了廣泛應(yīng)用，以獲得理想的閾值電壓，改善器件性能。但是當(dāng)器件的特征尺寸進一步下降時，即使采用后柵工藝，常規(guī)的MOS場效應(yīng)管的結(jié)構(gòu)也已經(jīng)無法滿足對器件性能的需求，鰭式場效應(yīng)晶體管(Fin FET)作為一種多柵器件得到了廣泛的關(guān)注。
[0003]由于N型鰭式場效應(yīng)晶體管和P型鰭式場效應(yīng)晶體管對柵極功函數(shù)的要求不同，P型鰭式場效應(yīng)晶體管要求的柵極功函數(shù)大于N型鰭式場效應(yīng)晶體管要求的柵極功函數(shù)，通常需要分別形成N型鰭式場效應(yīng)晶體管和P型鰭式場效應(yīng)晶體管的柵極結(jié)構(gòu)，以滿足N型鰭式場效應(yīng)晶體管和P型鰭式場效應(yīng)晶體管各自對功函數(shù)的要求，所以工藝步驟較為復(fù)雜。
[0004]在鰭式場效應(yīng)晶體管的形成過程中，由于鰭式場效應(yīng)晶體管為三維立體的器件結(jié)構(gòu)，所以，形成鰭式場效應(yīng)晶體管的柵極結(jié)構(gòu)形成難度較大。由于N型鰭式場效應(yīng)晶體管和P型鰭式場效應(yīng)晶體管需要的功函數(shù)層的材料不同，形成型鰭式場效應(yīng)晶體管和P型鰭式場效應(yīng)晶體管的柵極結(jié)構(gòu)的難度進一步增加。

【發(fā)明內(nèi)容】

[0005]本發(fā)明解決的問題是提供一種鰭式場效應(yīng)晶體管及其形成方法，所述鰭式場效應(yīng)晶體管可以降低形成鰭式場效應(yīng)晶體管的柵極結(jié)構(gòu)的工藝難度，減少工藝步驟。
[0006]為解決上述問題，本發(fā)明提供一種鰭式場效應(yīng)晶體管的形成方法，包括:提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括PMOS區(qū)域和NMOS區(qū)域；在所述PMOS區(qū)域上形成第一鰭部，在NMOS區(qū)域上形成第二鰭部；在半導(dǎo)體襯底表面形成隔離層，所述隔離層的表面低于第一鰭部和第二鰭部的表面；在第一鰭部表面形成功函數(shù)調(diào)整層，用于降低PMOS區(qū)域上待形成的鰭式場效應(yīng)晶體管所需要的柵極功函數(shù)的數(shù)值；同時形成功函數(shù)調(diào)整層表面且橫跨第一鰭部的第一柵極結(jié)構(gòu)、橫跨第二鰭部的第二柵極結(jié)構(gòu)，所述第一柵極結(jié)構(gòu)包括第一柵介質(zhì)層、位于第一柵介質(zhì)層表面的第一功函數(shù)層、位于第一功函數(shù)層表面的第一柵極，所述第二柵極結(jié)構(gòu)包括第二柵介質(zhì)層、位于第二柵介質(zhì)層表面的第二功函數(shù)層、位于第二功函數(shù)層表面的第二柵極，所述第一功函數(shù)層和第二功函數(shù)層的功函數(shù)相同；在所述第一柵極結(jié)構(gòu)兩側(cè)的第一鰭部內(nèi)形成第一源漏極，在所述第二柵極結(jié)構(gòu)兩側(cè)的第二鰭部內(nèi)形成第二源漏極。
[0007]可選的，所述功函數(shù)調(diào)整層的材料為鍺化硅。
[0008]可選的，所述功函數(shù)調(diào)整層中鍺的含量為30%?70%。
[0009]可選的，所述功函數(shù)調(diào)整層的厚度為2nm?5nm。
[0010]可選的，形成所述功函數(shù)調(diào)整層的工藝為選擇性外延工藝。
[0011]可選的，所述第一柵極結(jié)構(gòu)、第二柵極結(jié)構(gòu)、第一源漏極和第二源漏極的形成方法包括:在所述功函數(shù)調(diào)整層和第二鰭部表面形成犧牲氧化層；形成位于所述犧牲氧化層表面的橫跨第一鰭部的第一偽柵極和橫跨第二鰭部的第二偽柵極；在所述第一偽柵極和第二偽柵極兩側(cè)形成側(cè)墻；在所述第一偽柵極兩側(cè)的第一鰭部內(nèi)形成第一源漏極，在所述第二偽柵極兩側(cè)的第二鰭部內(nèi)形成第二源漏極；在所述半導(dǎo)體襯底上形成介質(zhì)層，所述介質(zhì)層的表面與第一偽柵極、第二偽柵極的表面齊平；去除所述第一偽柵極、第二偽柵極以及第一偽柵極與第二偽柵極下方的犧牲氧化層，在PMOS區(qū)域上形成第一凹槽，在NMOS區(qū)域上形成第二凹槽；在所述第一凹槽內(nèi)形成第一柵極結(jié)構(gòu)，同時在第二凹槽內(nèi)形成第二柵極結(jié)構(gòu)。
[0012]可選的，所述犧牲氧化層的材料為氧化硅，厚度為2nm?4nm。
[0013]可選的，采用熱氧化工藝形成所述犧牲氧化層。
[0014]可選的，所述熱氧化工藝在氧化氣氛中進行，氧化溫度為700°C?1100°C。
[0015]可選的，所述第一偽柵極和第二偽柵極的材料為多晶硅。
[0016]可選的，所述第一源漏極和第二源漏極的形成方法還包括:在第一偽柵極兩側(cè)的第一鰭部內(nèi)形成第三凹槽；在第二偽柵極兩側(cè)的第二鰭部內(nèi)形成第四凹槽；在所述第三凹槽內(nèi)形成第一源漏極，在第四凹槽內(nèi)形成第二源漏極。
[0017]可選的，所述第一源漏極的材料為P型摻雜的鍺化硅，第二源漏極的材料為N型摻雜的碳化娃。
[0018]可選的，形成所述第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)的方法還包括:在所述第一凹槽和第二凹槽內(nèi)壁表面以及介質(zhì)層表面形成柵介質(zhì)材料層；在所述柵介質(zhì)材料層表面形成功函數(shù)材料層；在所述功函數(shù)材料層表面形成填充滿第一凹槽和第二凹槽的柵極材料層；以所述介質(zhì)層表面作為停止層，平坦化所述柵極材料層、功函數(shù)材料層和柵介質(zhì)材料層，在PMOS區(qū)域上形成第一柵極結(jié)構(gòu)，在NMOS區(qū)域上形成第二柵極結(jié)構(gòu)。
[0019]可選的，所述第一功函數(shù)層和第二功函數(shù)層的功函數(shù)為4.4eV?4.6eV。
[0020]可選的，所述第一功函數(shù)層和第二功函數(shù)層的材料為TiN。
[0021]可選的，還包括:在所述功函數(shù)調(diào)整層與第一柵極結(jié)構(gòu)之間形成界面層、第二鰭部與第二柵極結(jié)構(gòu)之間形成界面層。
[0022]可選的，所述界面層的材料為氧化硅。
[0023]可選的，所述第一柵介質(zhì)層和第二柵介質(zhì)層的材料相同，所述第一柵介質(zhì)層和第二柵介質(zhì)層的材料為高K介質(zhì)材料。
[0024]可選的，所述第一柵極和第二柵極的材料相同，所述第一柵極和第二柵極的材料為T1、Ta、Al、TiN、TaN, W中的一種或幾種。
[0025]為了解決上述問題，本發(fā)明的技術(shù)方案還提供一種采用上述方法形成的鰭式場效應(yīng)晶體管，包括:提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括PMOS區(qū)域和NMOS區(qū)域；位于所述PMOS區(qū)域上的第一鰭部，位于匪OS區(qū)域上的第二鰭部；位于半導(dǎo)體襯底表面的隔離層，所述隔離層的表面低于第一鰭部和第二鰭部的表面；位于第一鰭部表面的功函數(shù)調(diào)整層；位于功函數(shù)調(diào)整層表面且橫跨第一鰭部的第一柵極結(jié)構(gòu)、橫跨第二鰭部的第二柵極結(jié)構(gòu)，所述第一柵極結(jié)構(gòu)包括第一柵介質(zhì)層、位于第一柵介質(zhì)層表面的第一功函數(shù)層、位于第一功函數(shù)層表面的第一柵極，所述第二柵極結(jié)構(gòu)包括第二柵介質(zhì)層、位于第二柵介質(zhì)層表面的第二功函數(shù)層、位于第二功函數(shù)層表面的第二柵極，所述第一功函數(shù)層和第二功函數(shù)層的功函數(shù)相同；位于所述第一柵極結(jié)構(gòu)兩側(cè)的第一鰭部內(nèi)的第一源漏極，位于所述第二柵極結(jié)構(gòu)兩側(cè)的第二鰭部內(nèi)的第二源漏極。
[0026]與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點:
[0027]本發(fā)明的技術(shù)方案，在PMOS區(qū)域的第一鰭部表面形成功函數(shù)調(diào)整層，然后在功函數(shù)調(diào)整層表面形成第一柵極結(jié)構(gòu)的同時，在NMOS區(qū)域的第二鰭部表面形成第二柵極結(jié)構(gòu)。所述功函數(shù)調(diào)整層用于降低PMOS區(qū)域上待形成的P型鰭式場效應(yīng)晶體管所需要的柵極功函數(shù)的數(shù)值，使第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)具有相同的功函數(shù)值，進而可以同時形成相同結(jié)構(gòu)的第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)，所述第一柵極結(jié)構(gòu)內(nèi)的第一功函數(shù)層與第二功函數(shù)層具有相同的功函數(shù)值。與現(xiàn)有技術(shù)相比，不用分別形成所述第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)，從而可以降低形成鰭式場效應(yīng)晶體管的柵極結(jié)構(gòu)的工藝難度，減少工藝步驟。
[0028]進一步的，所述功函數(shù)調(diào)整層的材料為鍺化硅，所述功函數(shù)調(diào)整層的禁帶寬度小于半導(dǎo)體襯底的禁帶寬度，可以通過調(diào)整所述功函數(shù)調(diào)整層中鍺的含量來調(diào)整所述功函數(shù)調(diào)整層的禁帶寬度，從而降低后續(xù)形成的P型鰭式場效應(yīng)晶體管的第一柵極結(jié)構(gòu)需要的功函數(shù)值。所述功函數(shù)調(diào)整層中鍺的含量為30%?70%，可以使P型鰭式場效應(yīng)晶體管所要求的柵極功函數(shù)與N型鰭式場效應(yīng)晶體管需要的柵極功