一種半導(dǎo)體結(jié)構(gòu)及其制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于半導(dǎo)體制造領(lǐng)域，涉及一種半導(dǎo)體結(jié)構(gòu)及其制作方法。
【背景技術(shù)】
[0002]由于在產(chǎn)品尺寸交付時(shí)間、供應(yīng)穩(wěn)定性、產(chǎn)品可靠性、器件尺寸和性價(jià)比等多方面存在優(yōu)勢，近幾年來，微機(jī)電系統(tǒng)(MEMS)解決方案正在逐步打破石英晶體解決方案在頻率控制和定時(shí)產(chǎn)品領(lǐng)域的完全壟斷局面。
[0003]在先進(jìn)的RF/混合信號(hào)CMOS技術(shù)(彡0.18 μ m)上直接進(jìn)行高質(zhì)量MEMS層后處理的技術(shù)，充分利用了經(jīng)典CMOS制造工藝的可擴(kuò)展性，作為模塊化的后段制程選項(xiàng)附加到以前用于制造先進(jìn)CMOS晶片的生產(chǎn)線，包括(a)起始材料以鈍化和平面化CMOS晶片形式存在，接著(b)多晶SiGe采用表面微機(jī)械形式生成集成的MEMS器件，(c)在真空中通過晶圓級(jí)綁定，(d)裸片成型和標(biāo)準(zhǔn)化小尺寸打包裝配，像一個(gè)標(biāo)準(zhǔn)的CMOS產(chǎn)品。該技術(shù)為頻率控制工業(yè)帶來顯著的優(yōu)勢，包括更小尺寸、更高性能、更低成本和更好的可擴(kuò)展性。
[0004]在CMOS上制作MEMS可以通過使用多晶鍺硅(poly-SiGe)作為MEMS構(gòu)建材料。由于其熱特性兼容CMOS后端處理工藝，因此這種材料被認(rèn)為是對(duì)CMOS有益的。多晶SiGe能夠在400°C左右沉積。換句話說，當(dāng)直接在主流CMOS技術(shù)上進(jìn)行沉積時(shí)，它不會(huì)熔化現(xiàn)有的CMOS和后端材料，也允許使用純鍺(Ge)，Ge溶解在過氧化氫(H2O2)中，其中H2O2作為蝕刻齊U。H2O2常用于CMOS后端處理，比氫氟酸或其他常用于MEMS工藝的蝕刻劑更好。這兩種主要特性使MEMS表面微機(jī)械工藝一體化兼容先進(jìn)的CMOS技術(shù)。
[0005]工藝兼容性僅是問題的一部分。材料質(zhì)量也至關(guān)重要。一般來說，材料的質(zhì)量和沉積溫度對(duì)于MEMS應(yīng)用往往呈現(xiàn)相反方向。雖然像鋁和銅一樣的金屬材料兼容CMOS工藝，但是方向性使得他們不適合作為結(jié)構(gòu)材料。而SiGe在這個(gè)關(guān)鍵的方向性上卻非常適合。在400°C以上和特定條件，SiGe是用于沉積的多晶材料，與多晶硅有著類似的屬性，廣泛用于MEMS材料。這些屬性包括高斷裂強(qiáng)度和低熱彈性虧損(即高Q值)，并且當(dāng)周期性通過壓力時(shí)，SiGe不會(huì)出現(xiàn)滯后。這些屬性對(duì)于制造高性能MEMS器件是絕對(duì)關(guān)鍵的，特別是頻率控制所需的長期穩(wěn)定性。
[0006]在半導(dǎo)體集成電路的后端工藝中，最后一層需要形成圖形化的鋁墊結(jié)構(gòu)，所述鋁墊結(jié)構(gòu)形成于銅互連層上，作為輸入/輸出(I/o)或者電源/接地信號(hào)提供連接，在后端測試時(shí)作為探針卡連接的測試端和芯片封裝引腳的焊接點(diǎn)；然后在鋁墊的基礎(chǔ)上形成重新布線層以滿足封裝的需求。
[0007]然而目前在CMOS上制作MEMS或其它器件的過程中仍然存在一些問題，其中，插塞工藝(Plug Process)通常用來制作懸浮微結(jié)構(gòu)的錨點(diǎn)，在此過程中，圓片上會(huì)產(chǎn)生嚴(yán)重的火山狀殘留物缺陷(volcano defect)。聚焦離子束(FIB)分析顯示,缺陷的產(chǎn)生是由于沉積的粘附層不滿足要求，使得CMOS頂層金屬Al與SiGe插塞反應(yīng)并鉆到表面。該缺陷命中率100%，無論是芯片還是劃道均出現(xiàn)嚴(yán)重的缺陷。目前通常的解決辦法是增加粘附層的厚度以加強(qiáng)Al與SiGe之間的隔離，但是，這仍然不能完全解決火山缺陷的問題。
[0008]因此，提供一種半導(dǎo)體結(jié)構(gòu)及其制作方法以解決SiGe插塞與金屬墊層反應(yīng)導(dǎo)致出現(xiàn)火山缺陷的問題實(shí)屬必要。

【發(fā)明內(nèi)容】

[0009]鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一種半導(dǎo)體結(jié)構(gòu)及其制作方法，用于解決現(xiàn)有技術(shù)中金屬墊層與SiGe栓塞反應(yīng)導(dǎo)致器件表面及劃道上出現(xiàn)嚴(yán)重火山缺陷的問題。
[0010]為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)的制作方法，至少包括以下步驟:
[0011]S1:提供一半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成金屬墊層；
[0012]S2:在所述金屬墊層上形成一金屬阻擋層；
[0013]S3:在所述金屬阻擋層上形成介質(zhì)層，并在所述介質(zhì)層中形成至少一個(gè)凹槽；所述凹槽底部暴露出所述金屬阻擋層表面；
[0014]S4:在所述凹槽的底部及側(cè)壁表面形成粘附層；
[0015]S5:在所述凹槽中填充滿SiGe材料，形成SiGe栓塞。
[0016]可選地，所述金屬阻擋層為Ta/TaN復(fù)合層、TaN層、Ti/TiN層復(fù)合層或TiN層。
[0017]可選地，所述金屬阻擋層的厚度為100?5000埃。
[0018]可選地，采用物理氣相沉積法形成所述金屬阻擋層。
[0019]可選地，所述金屬墊層為鋁墊或銅墊。
[0020]可選地，所述半導(dǎo)體襯底中包括CMOS器件及與所述CMOS器件連接的金屬互連層。
[0021]可選地，所述金屬墊層與所述金屬互連層連接。
[0022]可選地，于所述步驟S5中，在形成SiGe栓塞之后，以所述SiGe栓塞為錨點(diǎn)在所述半導(dǎo)體襯底上方形成微型機(jī)電系統(tǒng)MEMS器件。
[0023]本發(fā)明還提供一種半導(dǎo)體結(jié)構(gòu)，包括:
[0024]半導(dǎo)體襯底；
[0025]形成于所述半導(dǎo)體襯底上的金屬墊層；
[0026]形成于所述金屬墊層上的金屬阻擋層；
[0027]形成于所述金屬阻擋層上的介質(zhì)層；
[0028]及至少一個(gè)SiGe栓塞；所述SiGe栓塞形成于所述介質(zhì)層中且底部到達(dá)所述金屬阻擋層表面；所述SiGe栓塞外側(cè)面及底部被粘附層所包圍。
[0029]可選地，所述金屬阻擋層為Ta/TaN復(fù)合層、TaN層、Ti/TiN層復(fù)合層或TiN層。
[0030]可選地，所述金屬墊層為鋁墊或銅墊。
[0031]如上所述，本發(fā)明的一種半導(dǎo)體結(jié)構(gòu)及其制作方法，具有以下有益效果:本發(fā)明通過在金屬墊層上形成金屬阻擋層，不受凹槽階梯覆蓋率的影響，簡單而有效避免了金屬墊層與SiGe栓塞的反應(yīng)，能夠完全避免火山缺陷的出現(xiàn)，提高器件性能。本發(fā)明的半導(dǎo)體結(jié)構(gòu)不會(huì)增加器件的橫向面積，對(duì)于器件的縱向厚度增加也可以忽略不計(jì)，有利于器件的小型化。
【附圖說明】
[0032]圖1顯示為本發(fā)明的半導(dǎo)體結(jié)構(gòu)的制作方法的工藝流程圖。
[0033]圖2顯示為本發(fā)明的半導(dǎo)體結(jié)構(gòu)的制作方法中在半導(dǎo)體襯底上形成金屬墊層的示意圖。
[0034]圖3顯示為本發(fā)明的半導(dǎo)體結(jié)構(gòu)的制作方法中在金屬墊層上形成金屬阻擋層的示意圖。
[0035]圖4顯示為本發(fā)明的半導(dǎo)體結(jié)構(gòu)的制作方法中在金屬阻擋層上形成介質(zhì)層并形成凹槽的示意圖。
[0036]圖5顯示為本發(fā)明的半導(dǎo)體結(jié)構(gòu)的制作方法中在凹槽的底部及側(cè)壁表面形成粘附層的示意圖。
[0037]圖6顯示為本發(fā)明的半導(dǎo)體結(jié)構(gòu)的制作方法中在凹槽中填充SiGe材料形成SiGe檢塞的不意圖。
[0038]圖7顯示為本發(fā)明的半導(dǎo)體結(jié)構(gòu)的制作方法中以SiGe栓塞為錨點(diǎn)形成微型機(jī)電系統(tǒng)MEMS器件的示意圖。
[0039]元件標(biāo)號(hào)說明
[0040]SI ?S5 步驟
[0041]I半導(dǎo)體襯底
[0042]2金屬墊層
[0043]3金屬阻擋層
[0044]4介質(zhì)層
[0045]5 凹槽
[0046]6粘附層
[0047]7SiGe 栓塞
[0048]8微型機(jī)電系統(tǒng)MEMS器件
【具體實(shí)施方式】
[0049]以下通過特定的具體實(shí)例說明本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點(diǎn)與功效。本發(fā)明還可以通過另外不同的【具體實(shí)施方式】加以實(shí)施或應(yīng)用，本說明書中的各項(xiàng)細(xì)節(jié)也可以基于不同觀點(diǎn)與應(yīng)用，在沒有背離本發(fā)明的精神下進(jìn)行各種修飾或改變。
[0050]請(qǐng)參閱I至圖7。需要說明的是，本實(shí)施例中所提供的圖示僅以示意方式說明本發(fā)明的基本構(gòu)想，遂圖式中僅顯示與本發(fā)明中有關(guān)的組件而非按照實(shí)際實(shí)施時(shí)的組件數(shù)目、形狀及尺寸繪制，其實(shí)際實(shí)施時(shí)各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復(fù)雜。
[0051]本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)的制作方法，請(qǐng)參閱圖1，顯示為該方法的工藝流程圖，包括以下步驟:
[0052]步驟S1:提供一半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成金屬墊層；
[0053]步驟S2:在所述金屬墊層上形成一金屬阻擋層；
[0054]步驟S3:在所述金屬阻擋層上形成介質(zhì)層，并在所述介質(zhì)層中形成至少一個(gè)凹槽；所述凹槽底部暴露出所述金屬阻擋層表面；
[0055]步驟S4:在所述凹槽的底部及側(cè)壁表面形成粘附層；
[0056]步驟S5:在所述凹槽中填充滿SiGe材料，形成SiGe栓塞。
[0057]首先請(qǐng)參閱圖2，執(zhí)行步驟S1:提供一半導(dǎo)體襯底1，在所述半導(dǎo)體襯底上形成金屬墊層2。
[0058]具體的，所述半導(dǎo)體襯底I可以為硅、鍺、S01、II1-V族等半導(dǎo)體材料，所述半導(dǎo)體襯底I中還可以包括CMOS器件如PM0S、NM0S等晶體管結(jié)構(gòu)及與所述CMOS器件連接的金屬互連層。所述金屬墊層2為鋁墊或銅墊，可采用蒸發(fā)、濺射、電鍍等方法沉積并圖形化得到。