一種垂直互連側(cè)壁絕緣層的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種垂直互連側(cè)壁絕緣層的制作方法，屬于微電子集成技術(shù)領(lǐng)域。
【背景技術(shù)】
[0002]三維集成技術(shù)，被認(rèn)為是“More Than Moore”技術(shù)，是未來進(jìn)一步延伸集成電路“摩爾定律”的關(guān)鍵技術(shù)之一。三維集成技術(shù)，利用了芯片的第三維度，通過圓片鍵合、圓片襯底減薄等先進(jìn)半導(dǎo)體制作方法，在垂直方向上疊加多層芯片，并通過穿透芯片襯底的垂直互連實(shí)現(xiàn)多層芯片之間的電學(xué)導(dǎo)通。三維集成技術(shù)，在相同面積、相同晶體管集成密度下，通過多層芯片的垂直疊加，能夠有效地提高芯片的集成度；通過大量的垂直互連代替?zhèn)鹘y(tǒng)平面的全局互連，大大縮小芯片互連線的長度，有利于降低系統(tǒng)功耗、提高傳輸速度；此外，每層芯片相互獨(dú)立，允許采用不同襯底材料或不同制備工藝，是實(shí)現(xiàn)系統(tǒng)級芯片(system on chip, SOC)的可行技術(shù)之一。因此，三維集成技術(shù)是半導(dǎo)體領(lǐng)域的研宄熱點(diǎn)，受到產(chǎn)業(yè)界和學(xué)術(shù)界的廣泛關(guān)注。
[0003]穿透芯片襯底的垂直互連，是實(shí)現(xiàn)各層芯片電學(xué)導(dǎo)通的途徑，是三維集成中的關(guān)鍵技術(shù)之一。垂直互連的制造流程，主要包括深孔刻蝕、側(cè)壁絕緣、側(cè)壁種子層淀積、導(dǎo)電材料填充等工藝步驟。其中，側(cè)壁絕緣通常采用等離子增強(qiáng)化學(xué)氣相沉淀(Plasma EnhancedChemical Vapor Deposit1n, PECVD)方法，在深孔的側(cè)壁上淀積二氧化娃作為中心導(dǎo)電材料與四周襯底的絕緣層。然而，化學(xué)氣相淀積的臺階覆蓋能力非常有限，難以在高深寬比的垂直側(cè)壁上均勻地淀積二氧化硅；不均勻的絕緣層容易導(dǎo)致通過垂直互連的電流向襯底泄漏、中心導(dǎo)電材料向四周襯底擴(kuò)散等可靠性問題?？梢?，均勻的垂直互連側(cè)壁絕緣方法，是實(shí)現(xiàn)高性能三維集成系統(tǒng)的挑戰(zhàn)。

【發(fā)明內(nèi)容】

[0004]本發(fā)明為解決垂直深孔的均勻側(cè)壁絕緣問題，進(jìn)一步提高垂直互連的可靠性，提供一種側(cè)壁絕緣層的制作方法。該制作方法首先采用真空環(huán)境產(chǎn)生壓力差的輔助方法，實(shí)現(xiàn)高分子聚合物在高深寬比垂直深孔結(jié)構(gòu)內(nèi)的無縫填充，隨后通過高速旋涂技術(shù)的離心作用力，去除深孔內(nèi)大部分高分子聚合物，利用高分子聚合物與深孔側(cè)壁的粘附力，在深孔內(nèi)壁淀積下均勻的高分子聚合物層，作為絕緣材料。
[0005]所提供的垂直互連側(cè)壁絕緣的制作方法，在室溫環(huán)境(25°C )下進(jìn)行，主要包括如下步驟:
[0006]步驟一:在襯底上采用等離子體刻蝕或化學(xué)濕法刻蝕方法，形成垂直深孔結(jié)構(gòu)。
[0007]所述深孔結(jié)構(gòu)的橫截面形狀為圓形、方形或多邊形；與襯底表面垂直，不穿透襯底；
[0008]所述襯底為硅或者玻璃片或者有機(jī)材料。
[0009]步驟二:在襯底上表面覆蓋滿高分子聚合物，并在真空條件下，利用真空環(huán)境所產(chǎn)生的壓力差，去除深孔內(nèi)的氣體成分，實(shí)現(xiàn)高分子聚合物在垂直深孔內(nèi)的無縫填充。
[0010]所述真空條件的實(shí)現(xiàn)方法為:將覆蓋滿高分子聚合物的襯底放入封閉腔室中進(jìn)行抽氣處理，提高腔室的真空度；
[0011]所述高分子聚合物為苯并環(huán)丁烯、或者聚酰亞胺、或者聚乙烯、或者聚二甲基硅氧烷、或者聚甲基丙烯酸甲酯、或者環(huán)氧樹脂；
[0012]所述無縫填充指垂直深孔內(nèi)僅有高分子聚合物，不存在氣泡、間隙或裂縫。
[0013]步驟三:采用高速旋涂技術(shù)，通過離心作用力，去除深孔內(nèi)大部分的高分子聚合物，利用高分子聚合物與深孔內(nèi)壁的粘附力，在襯底表面和深孔內(nèi)壁留下均勻的高分子聚合物層，作為絕緣材料。
[0014]所述的高速旋涂的實(shí)現(xiàn)方法是通過常規(guī)的半導(dǎo)體勻膠臺實(shí)現(xiàn)；
[0015]所述內(nèi)壁包括深孔的側(cè)壁和底面。
[0016]步驟四:往垂直深孔內(nèi)填充金屬導(dǎo)電材料，使之充滿垂直深孔的中空部分，形成垂直金屬導(dǎo)電層。
[0017]所述填充方法為電鍍、或者化學(xué)鍍、或者濺射、或者化學(xué)氣淀積、或者物理氣相淀積中的一種或多種。
[0018]所述的金屬導(dǎo)電材料為銅、鎢、鋁、金、銀、鉑、鈦、錫、銦、鉍或其合金中的一種或多種。
[0019]步驟五:首先在襯底上表面制造金屬互連；隨后，從襯底下表面減薄襯底，直到深孔內(nèi)填充的金屬導(dǎo)電層外露；并在襯底下表面制造金屬互連；形成垂直互連結(jié)構(gòu)。
[0020]所述減薄的實(shí)現(xiàn)方法為機(jī)械研磨、反應(yīng)離子刻蝕、化學(xué)濕法刻蝕、化學(xué)機(jī)械拋光中的一種或多種。
[0021]所述襯底下表面的金屬互連與垂直金屬導(dǎo)電層相連；
[0022]所述的金屬互連材料為銅、鎢、鋁、金、銀、鉑、鈦、錫、銦、鉍或其合金中的一種或多種；
[0023]所述金屬互連的實(shí)現(xiàn)方法為反應(yīng)離子刻蝕、或者化學(xué)濕法刻蝕、或者金屬剝離、或者大馬士革方法。
[0024]至此，本發(fā)明提供的垂直互連側(cè)壁絕緣的制作完畢。
[0025]有益效果
[0026]本發(fā)明結(jié)合真空處理和高速旋涂方法，實(shí)現(xiàn)深孔結(jié)構(gòu)側(cè)壁絕緣層的制作。該方法利用了高分子聚合物與深孔內(nèi)壁的粘附力，可以在深孔內(nèi)壁淀積上均勻的絕緣層材料，有利于改善垂直互連的電流泄漏、金屬擴(kuò)散等可靠性問題。此外，與常規(guī)的化學(xué)氣相淀積方法(通常工藝溫度是300°C)相比，該制作方法在室溫環(huán)境(25°C)下進(jìn)行，避免各種不同材料在高溫處理過程所產(chǎn)生的熱應(yīng)力失配，有利于改善垂直互連的界面開裂、芯片破碎、絕緣層脫落等熱力學(xué)可靠性問題。另一方面，該制作方法所采用的材料、所經(jīng)歷的工藝步驟、所要求的工藝條件，都與常規(guī)的CMOS集成電路制造方法兼容，可以廣泛地應(yīng)用在常規(guī)CMOS集成電路的三維集成技術(shù)中，具有通用性。
【附圖說明】
[0027]圖1是本發(fā)明所提供的一種垂直互連側(cè)壁絕緣制作方法的工藝流程示意圖；
[0028]圖2是本發(fā)明實(shí)施例提供的襯底的剖面示意圖；
[0029]圖3是本發(fā)明實(shí)施例提供的在襯底上表面刻蝕有垂直深孔的剖面示意圖；
[0030]圖4是本發(fā)明實(shí)施例提供的在垂直深孔內(nèi)無縫填充高分子聚合物的剖面示意圖；
[0031]圖5是本發(fā)明實(shí)施例提供的高速旋涂后在垂直深孔側(cè)壁內(nèi)留下均勻絕緣層的剖面示意圖；
[0032]圖6是本發(fā)明實(shí)施例提供的垂直深孔內(nèi)填充有金屬導(dǎo)電材料的剖面示意圖；
[0033]圖7是本發(fā)明實(shí)施例提供的在襯底上、下表面完成金屬互連制作的剖面示意圖；
[0034]標(biāo)號說明:
[0035]100-襯底，101-垂直深孔，102-高分子聚合物，103-側(cè)壁絕緣層，104-金屬導(dǎo)電材料，105-上表面金屬互連，106-下表面金屬互連。
【具體實(shí)施方式】
[0036]為更好地說明本發(fā)明的目的和優(yōu)點(diǎn)，下面結(jié)合附圖和實(shí)施例對本發(fā)明進(jìn)行進(jìn)一步的詳細(xì)描述。
[0037]本發(fā)明所公開的一種垂直互連側(cè)壁絕緣層的制作方法流程如圖1所示，具體實(shí)施步驟如下:
[0038]步驟1:本實(shí)施例采用硅圓片作為襯底100，其剖面結(jié)構(gòu)示意圖如圖2所示。首先，在娃襯底100上表面，采用反應(yīng)離子深刻蝕方法(Deep Reactive 1n Etching, DRIE)，刻蝕出垂直于硅襯底100上