一種超結(jié)mosfet終端結(jié)構(gòu)及其制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于半導(dǎo)體器件領(lǐng)域，涉及一種超結(jié)MOSFET結(jié)構(gòu)及其制作方法。
【背景技術(shù)】
[0002]VDM0SFET(高壓功率M0SFET)可以通過(guò)減薄漏端漂移區(qū)的厚度來(lái)減小導(dǎo)通電阻，然而，減薄漏端漂移區(qū)的厚度就會(huì)降低器件的擊穿電壓，因此在VDM0SFET中，提高器件的擊穿電壓和減小器件的導(dǎo)通電阻是一對(duì)矛盾，超結(jié)MOSFET采用新的耐壓層結(jié)構(gòu)，利用一系列的交替排列的P型和N型半導(dǎo)體薄層，在較低反向電壓下將P型N型區(qū)耗盡，實(shí)現(xiàn)電荷相互補(bǔ)償，從而使N型區(qū)在高摻雜濃度下實(shí)現(xiàn)高的擊穿電壓，從而同時(shí)獲得低導(dǎo)通電阻和高擊穿電壓，打破傳統(tǒng)功率MOSFET導(dǎo)通電阻的理論極限。
[0003]超結(jié)MOSFET具有導(dǎo)通損耗低，柵極電荷低，開(kāi)關(guān)速度快，器件發(fā)熱小，能效高的優(yōu)點(diǎn)，產(chǎn)品可廣泛用于個(gè)人電腦、筆記本電腦、上網(wǎng)本或手機(jī)、照明(高壓氣體放電燈)產(chǎn)品以及電視機(jī)(液晶或等離子電視機(jī))和游戲機(jī)等高端消費(fèi)電子產(chǎn)品的電源或適配器。
[0004]請(qǐng)參閱圖1及圖2，分別顯示為常規(guī)的高壓超結(jié)MOSFET結(jié)構(gòu)(以下簡(jiǎn)稱HV-M0S)及低壓超結(jié)MOSFET結(jié)構(gòu)(以下簡(jiǎn)稱低壓LV-M0S)。如圖1所示，高壓超結(jié)MOSFET包括N型重?fù)诫s襯底101、N型輕摻雜外延層102及形成于所述N型輕摻雜外延層102中的P柱103和P型體區(qū)104，所述N型輕摻雜外延層102表面形成有柵氧化層105及多晶硅柵極106。如圖2所示，低壓超結(jié)MOSFET包括形成于N型外延層中的多晶硅柱107及多晶硅柵極108。HV-MOS和LV-MOS都是在N型外延層上通過(guò)一定的工藝方式，形成一個(gè)縱向的溝槽結(jié)構(gòu)，這樣可以在器件耐壓的同時(shí)，極大地降低導(dǎo)通電阻，提高器件性能。
[0005]但是高壓MOS管和低壓MOS管在器件結(jié)構(gòu)和工藝方法上又有很多不同點(diǎn):
[0006]I)器件橫向尺寸上，HV-MOS的原胞尺寸(pitch) —般在十幾微米，而LV-MOS的pitch 一般只有幾微米。在相同的芯片面積上，LV-MOS的原胞密度會(huì)比HV-MOS高出很多，所以低壓器件對(duì)于工藝特征尺寸和光刻對(duì)準(zhǔn)精度等要求更高，難度更大。
[0007]2)器件縱向尺寸上，HV-MOS的N型外延層厚度和溝槽深度一般有幾十微米，而LV-MOS會(huì)在幾個(gè)微米。對(duì)于引入的這樣一個(gè)深槽結(jié)構(gòu)，其深度越深，工藝難度越大，所以高壓器件更加依賴于溝槽的深度和工藝；
[0008]3)溝槽的實(shí)現(xiàn)工藝上，HV-MOS的P柱(Ppillar-trench)是由P型雜質(zhì)構(gòu)成的，在N型外延層上首先利用深槽刻蝕工藝直接挖出溝槽結(jié)構(gòu)，然后外延生長(zhǎng)P型雜質(zhì)層。而LV-MOS的多晶硅柱是由二氧化硅層和多晶硅層構(gòu)成的，在N型外延層中挖出溝槽，然后熱生長(zhǎng)二氧化硅介質(zhì)層，在進(jìn)行多晶硅的淀積，形成所需的多晶硅柱。
[0009]如今，功率器件的元胞區(qū)已經(jīng)能夠通過(guò)設(shè)計(jì)使其達(dá)到較高的耐壓水平，但是在實(shí)際的生產(chǎn)過(guò)程中，還需要考慮晶體管的邊緣區(qū)域，對(duì)于垂直器件來(lái)說(shuō)，一個(gè)芯片的邊緣部分的元胞除了要承受垂直方向上的電壓外還要承受水平方向上的電壓，因此器件的終端邊緣區(qū)域成為制約整個(gè)器件擊穿電壓的一個(gè)不可忽視的因素。
[0010]因此，提供一種超結(jié)MOSFET終端結(jié)構(gòu)及其制作方法，以進(jìn)一步提高高壓超結(jié)MOSFET終端區(qū)的耐壓能力，從而提高晶體管的整體耐壓能力，成為本領(lǐng)域技術(shù)人員亟待解決的一個(gè)重要技術(shù)問(wèn)題。

【發(fā)明內(nèi)容】

[0011]鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一種超結(jié)MOSFET終端結(jié)構(gòu)及其制作方法，用于解決現(xiàn)有技術(shù)中高壓超結(jié)MOSFET終端區(qū)耐壓能力有待進(jìn)一步提高的問(wèn)題。
[0012]為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種超結(jié)MOSFET終端結(jié)構(gòu)，包括:
[0013]N型重?fù)诫s襯底及形成于所述N型重?fù)诫s襯底上的N型輕摻雜外延層；
[0014]所述N型輕摻雜外延層包括元胞區(qū)及包圍所述元胞區(qū)的終端區(qū)；
[0015]所述元胞區(qū)中形成有至少一個(gè)晶體管單元，所述晶體管單元包括形成于所述N型輕摻雜外延層中的一對(duì)元胞區(qū)P柱；該一對(duì)元胞區(qū)P柱頂端分別連接有一 P型體區(qū)，且所述P型體區(qū)位于所述N型輕摻雜外延層內(nèi)；所述N型輕摻雜外延層表面形成有柵極結(jié)構(gòu)；且所述柵極結(jié)構(gòu)位于一對(duì)元胞區(qū)P柱之間；
[0016]所述終端區(qū)中形成有至少一個(gè)終端區(qū)P柱；
[0017]其中:
[0018]所述終端區(qū)P柱的深度大于所述元胞區(qū)P柱的深度。
[0019]可選地，所述終端區(qū)P柱的深度比所述元胞區(qū)P柱的深度大I?5 μπι。
[0020]可選地，所述終端區(qū)P柱的深度范圍是30?60微米。
[0021]可選地，所述元胞區(qū)P柱及所述終端區(qū)P柱為P型單晶硅。
[0022]可選地，所述柵極結(jié)構(gòu)包括形成于所述N型輕摻雜外延層表面的柵氧化層及形成于所述柵氧化層表面的多晶硅柵極。
[0023]本發(fā)明還提供一種超結(jié)MOSFET終端結(jié)構(gòu)的制作方法，包括以下步驟:
[0024]S1:提供一 N型重?fù)诫s襯底，在所述N型重?fù)诫s襯底上形成N型輕摻雜外延層，并在位于元胞區(qū)的N型輕摻雜外延層上部進(jìn)行注入和擴(kuò)散，形成至少一對(duì)P型體區(qū)；
[0025]S2:在所述N型輕摻雜外延層上形成一硬掩膜層，并在位于元胞區(qū)及終端區(qū)的硬掩膜層中分別形成若干暴露出所述N型輕摻雜外延層的開(kāi)口 ；其中，位于元胞區(qū)的所述開(kāi)口位于所述P型體區(qū)上方；
[0026]S3:在所述硬掩膜層表面形成覆蓋所述元胞區(qū)的掩蔽層，然后對(duì)所述終端區(qū)進(jìn)行刻蝕，將位于所述終端區(qū)并被所述開(kāi)口暴露的所述N型輕摻雜外延層往下刻蝕預(yù)設(shè)深度；
[0027]S4:去除所述掩蔽層，以所述硬掩膜層為掩膜板，對(duì)所述N型輕摻雜外延層進(jìn)行刻蝕，形成若干元胞區(qū)溝槽及若干終端區(qū)溝槽；其中，所述終端區(qū)溝槽的深度大于所述元胞區(qū)溝槽的深度；
[0028]S5:在所述元胞區(qū)溝槽及所述終端區(qū)溝槽中填充P型半導(dǎo)體層，得到元胞區(qū)P柱及終端區(qū)P柱；
[0029]S6:在所述N型輕摻雜外延層表面形成柵極結(jié)構(gòu)；所述柵極結(jié)構(gòu)位于一對(duì)元胞區(qū)P柱之間，且所述柵極結(jié)構(gòu)兩端分別與一對(duì)P型體區(qū)接觸。
[0030]可選地，于所述步驟S3中，所述預(yù)設(shè)深度為I?5 μ m。
[0031]本發(fā)明還提供超結(jié)MOSFET終端結(jié)構(gòu)的第二種制作方法，包括以下步驟:
[0032]S1:提供一 N型重?fù)诫s襯底，在所述N型重?fù)诫s襯底上形成N型輕摻雜外延層，并在位于元胞區(qū)的N型輕摻雜外延層上部進(jìn)行注入和擴(kuò)散，形成至少一對(duì)P型體區(qū)；
[0033]S2:在所述N型輕摻雜外延層上形成一硬掩膜層，并在位于元胞區(qū)及終端區(qū)的硬掩膜層中分別形成若干開(kāi)口 ；所述開(kāi)口未貫穿所述硬掩膜層，所述開(kāi)口底部殘留有預(yù)設(shè)厚度的硬掩膜層；其中，位于元胞區(qū)的所述開(kāi)口位于所述P型體區(qū)上方；
[0034]S3:在所述硬掩膜層表面形成覆蓋所述元胞區(qū)的掩蔽層，然后對(duì)所述終端區(qū)進(jìn)行刻蝕，將位于所述終端區(qū)的所述開(kāi)口底部殘留的硬掩膜層去除，暴露出所述N型輕摻雜外延層；
[0035]S4:去除所述掩蔽層，以所述硬掩膜層為掩膜板，對(duì)所述N型輕摻雜外延層進(jìn)行刻蝕，形成若干元胞區(qū)溝槽及若干終端區(qū)溝槽；其中，所述終端區(qū)溝槽的深度大于所述元胞區(qū)溝槽的深度；
[0036]S5:在所述元胞區(qū)溝槽及所述終端區(qū)溝槽中填充P型半導(dǎo)體層，得到元胞區(qū)P柱及終端區(qū)P柱；
[0037]S6:在所述N型輕摻雜外延層表面形成柵極結(jié)構(gòu)；所述柵極結(jié)構(gòu)位于一對(duì)元胞區(qū)P柱之間，且所述柵極結(jié)構(gòu)兩端分別與一對(duì)P型體區(qū)接觸。
[0038]可選地，所述硬掩膜層的材料為氧化硅，于所述步驟S2中，所述預(yù)設(shè)厚度為1000 ?5000 埃。
[0039]本發(fā)明還提供超結(jié)MOSFET終端結(jié)構(gòu)的第三種制作方法，包括以下步驟:
[0040]S1:提供一 N型重?fù)诫s襯底，在所述N型重?fù)诫s襯底上形成N型輕摻雜外延層；
[0041]S2