技術(shù)編號：8458386
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術(shù)詳細信息。本發(fā)明屬于半導體器件領(lǐng)域，涉及一種超結(jié)MOSFET結(jié)構(gòu)及其制作方法。背景技術(shù)VDM0SFET(高壓功率M0SFET)可以通過減薄漏端漂移區(qū)的厚度來減小導通電阻，然而，減薄漏端漂移區(qū)的厚度就會降低器件的擊穿電壓，因此在VDM0SFET中，提高器件的擊穿電壓和減小器件的導通電阻是一對矛盾，超結(jié)MOSFET采用新的耐壓層結(jié)構(gòu)，利用一系列的交替排列的P型和N型半導體薄層，在較低反向電壓下將P型N型區(qū)耗盡，實現(xiàn)電荷相互補償，從而使N型區(qū)在高摻雜濃度下實現(xiàn)高的擊穿電壓...
注意：該技術(shù)已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權(quán)人授權(quán)前，僅供技術(shù)研究參考不得用于商業(yè)用途。
該專利適合技術(shù)人員進行技術(shù)研發(fā)參考以及查看自身技術(shù)是否侵權(quán)，增加技術(shù)思路，做技術(shù)知識儲備，不適合論文引用。