交錯地形成鎳硅和鎳鍺結(jié)構(gòu)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明中描述的技術(shù)通常涉及半導(dǎo)體器件制造，更具體地，涉及多層結(jié)構(gòu)。
【背景技術(shù)】
[0002]非平面晶體管結(jié)構(gòu)提供了在較小占地面積(footprint)的情況下獲得高器件性能的方式。這種結(jié)構(gòu)的制造經(jīng)常被用于產(chǎn)生這些結(jié)構(gòu)的物質(zhì)的材料性質(zhì)所限制。以特定的順序?qū)嵤┙M件規(guī)劃，可以增加通過避免一些組件規(guī)劃沖突可以獲得的可用半導(dǎo)體配置的選單。

【發(fā)明內(nèi)容】

[0003]為了解決現(xiàn)有技術(shù)中所存在的缺陷，提供了一種在單個(gè)半導(dǎo)體襯底上產(chǎn)生半導(dǎo)體器件的方法，包括:產(chǎn)生包括硅材料部分和鍺材料部分的單個(gè)半導(dǎo)體襯底；由第一金屬在所述硅材料部分上形成第一組源極/漏極接觸件；在第一溫度下使用所述硅材料部分對所述第一組源極/漏極接觸件進(jìn)行退火；在將所述半導(dǎo)體襯底加熱到所述第一溫度之后，由第二金屬在所述鍺材料部分上形成第二組源極/漏極接觸件；以及在第二溫度下使用所述鍺材料部分對所述第二組源極/漏極接觸件進(jìn)行退火，其中，所述第二溫度小于所述第一溫度。
[0004]根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述第一金屬和所述第二金屬為相同類型。
[0005]根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述第一金屬和所述第二金屬都包括鎳。
[0006]根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述第一溫度在400°C至600°C的范圍內(nèi)。
[0007]根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述第二溫度在250°C至300°C的范圍內(nèi)。
[0008]根據(jù)本發(fā)明的一個(gè)實(shí)施例，在所述單個(gè)半導(dǎo)體襯底的高于形成所述第一組源極/漏極接觸件的水平面處形成所述第二組源極/漏極接觸件。
[0009]根據(jù)本發(fā)明的一個(gè)實(shí)施例，在所述單個(gè)半導(dǎo)體襯底的與形成所述第一組源極/漏極接觸件相同的水平面處形成所述第二組源極/漏極接觸件。
[0010]根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述娃材料部分是娃襯底的一部分，所述鍺材料部分形成在所述硅襯底的頂部上。
[0011]根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述硅材料部分上的所述第一組源極/漏極接觸件是NMOS晶體管的組件，其中，所述鍺材料部分上的所述第二組源極/漏極接觸件是PMOS晶體管的組件。
[0012]根據(jù)本發(fā)明的一個(gè)實(shí)施例，該方法還包括去除所述第一金屬或所述第二金屬的未反應(yīng)的部分。
[0013]根據(jù)本發(fā)明的一個(gè)實(shí)施例，該方法還包括在所述硅材料部分和所述鍺材料部分的每一個(gè)上形成介電層和柵電極，以在所述單個(gè)半導(dǎo)體襯底上形成兩個(gè)晶體管。
[0014]根據(jù)本發(fā)明的另一方面，提供了一種在單個(gè)半導(dǎo)體襯底上形成的半導(dǎo)體器件，包括:單個(gè)半導(dǎo)體襯底，所述單個(gè)半導(dǎo)體襯底包括硅材料部分和鍺材料部分；第一組源極/漏極接觸件，由第一金屬在所述硅材料部分上形成，其中，在第一溫度下使用所述硅材料部分對所述第一組源極/漏極接觸件進(jìn)行退火；以及第二組源極/漏極接觸件，由第二金屬在所述鍺材料部分上形成，其中，在將所述半導(dǎo)體襯底加熱到所述第一溫度之后，形成所述第二組源極/漏極接觸件，其中，在小于所述第一溫度的第二溫度下使用所述鍺材料部分對所述第二組源極/漏極接觸件進(jìn)行退火。
[0015]根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述第一金屬和所述第二金屬為相同類型。
[0016]根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述第一金屬和所述第二金屬都包括鎳。
[0017]根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述第一溫度在400°C至600°C的范圍內(nèi)。
[0018]根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述第二溫度在250°C至300°C的范圍內(nèi)。
[0019]根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述第二組源極/漏極接觸件設(shè)置在所述單個(gè)半導(dǎo)體襯底的高于所述第一組源極/漏極接觸件的水平面處。
[0020]根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述第二組源極/漏極接觸件設(shè)置在所述單個(gè)半導(dǎo)體襯底的與所述第一組源極/漏極接觸件相同的水平面處。
[0021]根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述硅材料部分是硅襯底的一部分，所述鍺材料部分形成在所述硅襯底的頂部上。
[0022]根據(jù)本發(fā)明的一個(gè)實(shí)施例，所述硅材料部分上的所述第一組源極/漏極接觸件是NMOS晶體管的組件，其中，所述鍺材料部分上的所述第二組源極/漏極接觸件是PMOS晶體管的組件。
【附圖說明】
[0023]圖1是示出單個(gè)半導(dǎo)體襯底上的光敏層的圖案化的示意圖。
[0024]圖2示出了在材料去除過程和剝離光敏層之后的半導(dǎo)體器件。
[0025]圖3示出了在摻入介電層之后的半導(dǎo)體器件。
[0026]圖4示出了在摻入柵極介電材料之后的半導(dǎo)體器件。
[0027]圖5示出了位于半導(dǎo)體器件的NMOS部分上的柵極的形成。
[0028]圖6示出了位于NMOS晶體管的源極/漏極區(qū)上的鎳硅化物的形成。
[0029]圖7示出了位于NMOS晶體管層之上的層間電介質(zhì)的形成。
[0030]圖8示出了用于制造PMOS晶體管組件的開口的形成。
[0031]圖9示出了額外的半導(dǎo)體材料的摻入。
[0032]圖10示出了 PMOS晶體管的柵極疊層的形成。
[0033]圖11示出了位于PMOS晶體管的源極/漏極區(qū)上的鎳鍺化物的形成。
[0034]圖12示出了覆蓋層間電介質(zhì)的摻入。
[0035]圖13是示出在單個(gè)半導(dǎo)體襯底上產(chǎn)生半導(dǎo)體器件的方法的流程圖。
【具體實(shí)施方式】
[0036]當(dāng)設(shè)計(jì)半導(dǎo)體制造工藝時(shí),一些材料性質(zhì)限制了形成不同結(jié)構(gòu)的能力。例如,一些半導(dǎo)體結(jié)構(gòu)制造工藝需要將半導(dǎo)體結(jié)構(gòu)暴露于特定的溫度水平(例如，不同材料之間的退火工藝需要不同的形成溫度)下。當(dāng)一些結(jié)構(gòu)需要高溫時(shí)，其他結(jié)構(gòu)由于暴露于那些高溫下可以潛在地被損壞。組件制造的策略順序避免了一些組件規(guī)劃沖突且擴(kuò)大了可用半導(dǎo)體配置的組。
[0037]下圖描述了一個(gè)實(shí)例，其中，半導(dǎo)體器件100形成在單個(gè)半導(dǎo)體襯底102上，該半導(dǎo)體器件100包括具有鎳硅化物源極/漏極接觸件126的NMOS晶體管104和具有鎳鍺化物源極/漏極接觸件150的PMOS晶體管106 (在圖1至圖12中示出)。以下工藝使這些結(jié)構(gòu)能夠形成，盡管用于PMOS晶體管106的鎳鍺化物的形成溫度(250°C至300°C)遠(yuǎn)遠(yuǎn)低于用于PMOS晶體管104的鎳硅化物的形成溫度(400°C至600°C )。
[0038]圖1是示出單個(gè)半導(dǎo)體襯底上的光敏層的圖案化的示意圖。將硅襯底102劃分為分別用于形成NMOS晶體管104和PMOS晶體管106的區(qū)104、106。緩沖層(例如，S12) 108和硬掩模(例如，Si3N4) 110形成在硅襯底102上，光敏層(例如，光刻膠)112布置在區(qū)104、106的部分上方以在材料去除過程期間(例如，濕蝕刻、干蝕刻)保護(hù)下方的層。
[0039]圖2示出了在材料去除過程和剝離光敏層112之后的半導(dǎo)體器件100。材料去除過程消除了硅襯底102、緩沖層108和硬掩模110的未受到光敏層112 (現(xiàn)在已經(jīng)從半導(dǎo)體材料100剝離)保護(hù)的一些部分。材料去除過程在硅襯底102內(nèi)產(chǎn)生一些凹進(jìn)區(qū)114。
[0040]圖3示出了在摻入介電層之后的半導(dǎo)體器件100。材料去除過程之后，用諸如S12的介電材料116填充硅襯底102的凹進(jìn)區(qū)。去除硬掩模110和緩沖層108 (例如，通過化學(xué)機(jī)械拋光/平坦化(CMP)工藝)，留下具有相關(guān)聯(lián)的凹進(jìn)區(qū)(包含介電材料116)的硅襯底102。
[0041]圖4示出了在摻入柵極介電材料之后的半導(dǎo)體器件100。用介電材料116填充硅襯底102的凹進(jìn)區(qū)114之后，在硅襯底102和介電材料116的頂部上形成柵極介電材料118。柵極介電材料118由S12或諸如HfO2的高k材料形成。
[0042]圖5示出了位于半導(dǎo)體器件100的NMOS部分104上的柵極的形成。從半導(dǎo)體器件100的NMOS部分104去除部分柵極電介質(zhì)118，在硅襯底102的左側(cè)凸起部分留下較小的柵極電介質(zhì)部分118。柵電極(例如41、1141、1、11隊(duì)了&的120沉積在剩余的匪05側(cè)柵極電介質(zhì)118上以形成柵極疊層122。柵極疊層122由間隔層材料124 (例如，Si02、Si3N4)環(huán)繞。對柵極疊層122的最接近的左側(cè)和右側(cè)實(shí)施注入工藝形成的NMOS凸起硅襯底部分的區(qū)域被指定為NMOS晶體管104的源極/漏極區(qū)126。
[0043]圖6示出了位于NMOS晶體管104的源極/漏極區(qū)上的鎳硅化物的形成。在一個(gè)實(shí)施例中，以階梯狀在源極/漏極區(qū)126上形成鎳硅化物接觸件128。在該實(shí)例中，在硅襯底102的源極/漏極區(qū)126上形成鎳金屬層，以形成第一組源極/漏極接觸件128。在第一溫度(例如，400°C至600°C )下使用源極/漏極區(qū)126的硅材料對第一組源極/漏極接觸件128進(jìn)行退火，以形成鎳硅化物。然后去除未反應(yīng)的鎳，留下鎳硅化物源極/漏極接觸件128。
[0044]圖7至圖12示出了在半導(dǎo)體器件100的不同于NMOS晶體管104的水平面處位于單個(gè)半導(dǎo)體襯底102的PMOS區(qū)106上的PMOS晶體管106的組件的形成。在本發(fā)明的其他實(shí)施例中，NMOS晶體管104和PMOS晶體管106形成在半導(dǎo)體器件100的相同或附近的層上。
[0045]圖7示出了位于NMOS晶體管層之上的層間電介質(zhì)的形成。在源極/漏極接觸件128和柵電極120上制造多個(gè)接觸件延伸部(例如，Al、Cu、W、TiN, TaN) 130，以使從半導(dǎo)體器件100的較高層能夠連接到那些接觸件128和電極120。由諸如S12或PSG的材料在其他