一種硅穿孔的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體集成電路制造工藝，尤其涉及一種硅穿孔(TSV)的制造方法。
【背景技術(shù)】
[0002]隨著電子產(chǎn)品向更輕，更薄的方向演化，芯片的面積也越來越小，封裝的厚度越來越薄，基于TSV(娃穿孔,Through Si via)的3D封裝可以解決這一問題。為了提高TSV的性能，TSV的深度需要盡量小，它帶來的好處是工藝時(shí)間減短、填充難度降低，寄生電感和電阻下降，封裝尺寸可以進(jìn)一步減小。但是挑戰(zhàn)是減薄工藝的難度增加。
[0003]對于Via first或者Via middle的工藝步驟，TSV刻蝕和TSV填充是先于硅片減薄工藝的，在金屬填充工藝和整個(gè)器件工藝結(jié)束以后，再對硅片進(jìn)行貼膜，背面研磨，背面濕法刻蝕和處理以及蒸金或者其他bump相關(guān)工藝。在現(xiàn)有的TSV工藝中，如果減薄不接觸TSV的填充金屬，存在的一個(gè)問題是藍(lán)膜，硅片的厚度以及研磨機(jī)臺的工藝波動(dòng)都會導(dǎo)致基片研磨后的厚度是在一定厚度范圍內(nèi)波動(dòng)，而且還要考慮到TSV孔深的工藝波動(dòng)，研磨面和TSV底部的距離很難控制。如果減薄是接觸到TSV的填充金屬，會導(dǎo)致磨輪阻力增加和鈍化，連續(xù)作業(yè)多枚硅片以后存在金屬拉絲問題。

【發(fā)明內(nèi)容】

[0004]本發(fā)明要解決的技術(shù)問題是提供一種TSV的制造方法，以改善TSV減薄工藝中的工藝波動(dòng)，改善硅片間的厚度穩(wěn)定性，同時(shí)解決TSV填充金屬在研磨過程中的拉絲問題。
[0005]為解決上述技術(shù)問題，本發(fā)明提供一種硅穿孔的制造方法，包含以下步驟:
[0006]步驟1，提供一半導(dǎo)體硅基片，該硅基片具有正面和背面；在所述硅基片的正面形成硅穿孔圖形；
[0007]步驟2，在所述硅穿孔的底部形成研磨異質(zhì)；
[0008]步驟3，對所述硅穿孔進(jìn)行填充和平坦化；
[0009]步驟4，完成前道器件工藝和后道連線工藝，從所述硅基片的背面進(jìn)行研削減薄工藝，減薄工藝接觸到研磨異質(zhì)后停止或者過研磨一定量，過研磨需要保留部分研磨異質(zhì)；
[0010]步驟5，去除研磨異質(zhì)，調(diào)整硅穿孔突出或者凹陷的高度。
[0011]步驟I中，所述娃穿孔的深度在30 μ m-150 μ m之間，關(guān)鍵尺寸在2 μ m-20 μ m之間。
[0012]步驟2中，所述研磨異質(zhì)是氧化膜或者摻雜的硅。所述研磨異質(zhì)的厚度在0.1 μ m至Ij 2μπι之間。
[0013]步驟2中，所述在硅穿孔的底部形成研磨異質(zhì)的方法一是:使用懸涂玻璃工藝，在所述硅基片表面和所述硅穿孔側(cè)壁以及底部形成氧化膜，所述硅穿孔底部的氧化膜厚度遠(yuǎn)大于其他區(qū)域的氧化膜厚度；然后，采用各向同性的干法刻蝕或者濕法刻蝕工藝去除所述硅基片表面和所述硅穿孔側(cè)壁的氧化膜。所述硅穿孔底部的氧化膜的厚度在0.1 μ m到2ym之間。
[0014]步驟2中，所述在硅穿孔的底部形成研磨異質(zhì)的方法二是:使用化學(xué)氣相沉積法在所述硅穿孔側(cè)壁和底部沉積一層氮化硅；然后使用各向異性的干法刻蝕打開所述硅穿孔底部的氮化硅；再使用熱氧化方法在硅穿孔底部生長熱氧化膜；再使用各向同性干法或濕法刻蝕去除所述硅穿孔側(cè)壁的氮化硅。所述氮化硅厚度為200埃-2000埃。所述熱氧化膜的厚度為1000埃-20000埃。
[0015]步驟2中，所述在硅穿孔的底部形成研磨異質(zhì)的方法三是:保留硅穿孔刻蝕的硬掩膜層，使用化學(xué)氣相沉積或者熱氧化工藝在所述硅穿孔的底部和側(cè)壁生長一層注入阻擋層，使用注入工藝在所述硅穿孔下方形成摻雜的硅，去除硬掩膜層和注入阻擋層。在注入以后可以增加一步熱擴(kuò)散工藝，增加摻雜的硅的厚度和面積。所述注入阻擋層的厚度在100-1000埃。所述注入的元素是B，P，As，Sb，或Ge，摻雜體密度在lE19/cm3以上，注入層摻雜的硅的厚度在0.1 μ m-Ι μ m。
[0016]和現(xiàn)有技術(shù)相比，本發(fā)明具有以下有益效果:對于Via first或者Via Middle的工藝，在TSV刻蝕之后和填充TSV材料之前，在溝槽底部形成一層研磨異質(zhì)，這層研磨異質(zhì)的要求是在后續(xù)的研削工藝時(shí)，刀輪對它和基片材料的研削能力有較大差異，同時(shí)不能造成刀輪的鈍化。在研磨異質(zhì)形成以后，按照原有的工藝流程進(jìn)行硅片加工，在研削時(shí)，因?yàn)榈遁唽ρ邢鳟愘|(zhì)的研磨能力和基片材料不同，造成馬達(dá)電流的變化，設(shè)備軟件通過設(shè)定可以在刀輪接觸到研磨異質(zhì)的時(shí)候停止或者從此時(shí)開始計(jì)時(shí)過研磨一段時(shí)間，最終達(dá)到改善因?yàn)榛突g因?yàn)楸旧淼暮穸炔町惡筒煌g的研磨速率造成的最終厚度的差異。本發(fā)明可以解決TSV減薄工藝中的金屬拉絲問題，改善硅片間的厚度穩(wěn)定性，改善TSV減薄工藝中的工藝波動(dòng)。
【附圖說明】
[0017]圖1A-圖1E是本發(fā)明方法各步驟完成后的截面示意圖；其中，圖1A是本發(fā)明方法步驟I完成后的截面示意圖；圖1B是本發(fā)明方法步驟2完成后的截面示意圖；圖1(:是本發(fā)明方法步驟3完成后的截面示意圖；圖1D是本發(fā)明方法步驟4完成后的截面示意圖；圖1E是本發(fā)明方法步驟5完成后的截面示意圖；
[0018]圖2是本發(fā)明中TSV底部形成研磨異質(zhì)的方法一的截面示意圖；
[0019]圖3A-圖3D是本發(fā)明中TSV底部形成研磨異質(zhì)的方法二各步驟完成后的截面示意圖；其中，圖3A是方法二步驟I完成后的截面示意圖；圖3B是方法二步驟2完成后的截面不意圖；圖3C是方法二步驟3完成后的截面不意圖；圖3D是方法二步驟4完成后的截面示意圖；
[0020]圖4A-圖4B是本發(fā)明中TSV底部形成研磨異質(zhì)的方法三各步驟完成后的截面示意圖；其中，圖4A是方法三注入完成后的截面示意圖；圖48是方法三熱擴(kuò)散工藝完成后的截面示意圖；
[0021]圖中附圖標(biāo)記說明如下:
[0022]1-硅基片，2-硅穿孔，3-研磨異質(zhì)，4-硅穿孔介質(zhì)，5-硅穿孔底部的氧化膜，6_氮化硅，7-熱氧化膜，8-硬掩膜層，9-注入阻擋層，10-摻雜的硅。
【具體實(shí)施方式】
[0023]下面結(jié)合附圖和實(shí)施例對本發(fā)明作進(jìn)一步詳細(xì)的說明。
[0024]為對本發(fā)明的技術(shù)內(nèi)容、特點(diǎn)與功效有更具體的了解，現(xiàn)結(jié)合圖示的實(shí)施方式，詳述本專利的幾個(gè)具體實(shí)施例:
[0025]如圖1A-圖1E所示，本發(fā)明一種硅穿孔的制造方法，包括如下步驟:
[0026]1.如圖1A所示，在硅基片I上形成硅穿孔2 (TSV)的圖形，深度一般在30 μ m-150 μ m之間，關(guān)鍵尺寸在2 μ m-20 μ m之間。
[0027]2.如圖1B所示，在硅穿孔2底部形成研磨異質(zhì)3，后面會詳細(xì)描述形成方法。
[0028]3.如圖1C所示，填充硅穿孔介質(zhì)4，例如摻雜的多晶硅或者金屬鎢或銅。對硅基片I的上表面進(jìn)行回刻或者研磨進(jìn)行平坦化；
[0029]4.然后進(jìn)行前道器件或者后道連線工藝到背面研削工藝(從所述硅基片的背面進(jìn)行研削減薄工藝，減薄工藝接觸到研磨異質(zhì)后停止或者過研磨一定量，過研磨需要保留部分研磨異質(zhì))，如圖1D所示，在背面研削工藝中，因?yàn)橛醒心ギ愘|(zhì)3的存在，可以有效避免金屬拉絲問題。同時(shí)因?yàn)檠心ギ愘|(zhì)和基片材料的研削速率的差異，可以造成刀輪電機(jī)電流的變化，通過設(shè)備軟件控制自動(dòng)停止繼續(xù)研削，對研削終點(diǎn)有判斷，減小了基片與基片之間厚度的差異。
[0030]5.如圖1E所示，使用干法或者濕法工藝去除研磨異質(zhì)3和部分基片材料，露出TSV填充物(即硅穿孔介質(zhì)4)，同時(shí)可以通過濕法或者干法對基片材料，研磨異質(zhì)以及填充材料之間不同的刻蝕速率，調(diào)整最終TSV伸出或者低于基片背面的高度。之后，可以進(jìn)行后續(xù)常規(guī)的背面金屬化工藝。
[0031]本發(fā)明對于Via first或者Via Middle的工藝，在TSV刻蝕之后和填充TSV材料之前，在溝槽底部形成一