專利名稱：帶電容的半導(dǎo)體器件的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件的制造方法，特別涉及帶有介質(zhì)膜由高介電常數(shù)或鐵電材料制成的電容的半導(dǎo)體器件的制造方法。
在1995年2月公開的日本待審專利公開No.7-50391公開了一種包括鐵電膜作為電容介質(zhì)的存儲(chǔ)電容的常規(guī)半導(dǎo)體存儲(chǔ)器件。在該存儲(chǔ)器件中，使用以硅為基的半導(dǎo)體集成電路器件的通常制造工藝或技術(shù)可以完成存儲(chǔ)電容。
該常規(guī)存儲(chǔ)器件利用鐵電膜的剩余極化強(qiáng)度存儲(chǔ)信息。對(duì)鐵電膜施加正或負(fù)偏置電壓由此在鐵電膜中產(chǎn)生極化。即使停止施加偏置電壓，由于剩余極化強(qiáng)度而在鐵電膜中保留這樣產(chǎn)生的極化。這意味著該存儲(chǔ)器件可用做非易失性存儲(chǔ)器。


圖1示出了日本待審專利公開No.7-50391中公開的常規(guī)半導(dǎo)體存儲(chǔ)器件的結(jié)構(gòu)。
在圖1中，隔離絕緣膜102形成在單晶硅襯底101上，限定出有源區(qū)。在有源區(qū)中，源區(qū)104a和漏區(qū)104b形成在襯底101內(nèi)，柵電極105經(jīng)由源和漏區(qū)104a和104b之間的柵絕緣膜103形成在襯底101上，由此形成金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)。
形成層間絕緣膜106，覆蓋MOSFET和隔離絕緣膜102。
在層間絕緣膜106上形成存儲(chǔ)電容的下電極107。在下電極107上形成存儲(chǔ)電容的鐵電膜108，局部重疊下電極107。在鐵電膜108上形成存儲(chǔ)電容的上電極109，完全重疊鐵電膜108。
在層間絕緣膜106上形成第一保護(hù)膜115，覆蓋存儲(chǔ)電極和MOSFET。
在第一保護(hù)膜115上形成金屬布線膜113a，通過接觸孔111a電連接電容的上電極109并通過接觸孔112a電連接MOSFET的源區(qū)104a。接觸孔111a僅穿過第一保護(hù)膜115。接觸孔112a穿過第一保護(hù)膜115和層間絕緣膜106。
金屬布線膜113b形成在第一保護(hù)膜115上，通過接觸孔111b電連接到電容的下電極107。接觸孔111b僅穿過第一保護(hù)膜115。
金屬布線膜114形成在第一保護(hù)膜115上，通過接觸孔112b電連接到MOSFET的漏區(qū)104b。接觸孔112b穿過第一保護(hù)膜115和層間絕緣膜106。
在第一保護(hù)膜115上形成摻雜磷(P)的二氧化硅(SiO2)分膜(subfilm)116a，覆蓋金屬布線膜113a、113b和114。未摻雜磷的另一SiO2分膜116b形成在SiO2分膜116a上。這兩個(gè)SiO2分膜116a和分膜116b構(gòu)成第二保護(hù)膜116。
一般使用二氧化硅(SiO2)或氮化硅(SiNx)作為第一保護(hù)膜115。通常由使用氣態(tài)源的化學(xué)汽相淀積工藝(CVD)、使用固態(tài)源的濺射工藝、或使用液態(tài)源的涂敷和燒結(jié)工藝形成二氧化硅或氮化硅膜。
對(duì)于使用氣態(tài)源形成SiO2或SiNx的CVD工藝，硅(Si)源氣往往會(huì)含有與作為膜形成物質(zhì)的硅化學(xué)鍵合的氫(H)或氫的化合物。硅源氣的典型例子是甲硅烷(SiH4)。在使用加熱或等離子體的CVD工藝期間，硅源氣通常分解。
現(xiàn)已知在使用含氫硅源氣的氣體源CVD工藝期間的氣氛中往往會(huì)產(chǎn)生許多活性氫(即氫基)，這樣產(chǎn)生的活性氫還原了存儲(chǔ)電容的鐵電膜108，由此電容的性能或特性退化。
在1994年12月國(guó)際電子器件會(huì)議(IEDM)的技術(shù)文摘的第337-340頁(yè)，R.Khamankar等人寫的題目為“IMPACT OF POST PROCESSING DAMAGESON THE PERFORMANCE OF HIGH DIELECTRIC CONSTANT PLZT THINFILM CAPACITORS FOR ULSI DRAM APPLICATIONS”的文章中報(bào)道了氫對(duì)摻雜鑭的鋯鈦酸鉛(PZT，PbZr1-xTixO3)即PLZT的影響。
該文章介紹了氫氣、氮?dú)?N2)等離子體、和X射線對(duì)帶有包括PLZT膜的鐵電存儲(chǔ)電容的半導(dǎo)體存儲(chǔ)器件、存儲(chǔ)電容PLZT膜的極化退化和漏電流增加的影響。該文章也介紹了由具體的熱退火工藝引起的PLZT膜或電容的損傷或退化。
圖2示出了使用退火溫度作為參數(shù)，氫損傷器件的PLZT膜的極化退化Qc’與施加的偏置電壓之間的關(guān)系。存儲(chǔ)器件暴露到由5％的氫氣(H2)和95％的氮?dú)?N2)制成的形成氣體中，并受到形成氣體中的氫氣損傷。在含有氮?dú)?N2)或氧氣(O2)的氣氛中進(jìn)行熱退火工藝。圖2中的單詞“新的”是指暴露到氫氣存儲(chǔ)器件未受損傷的情況。
圖3示出了受損器件的存儲(chǔ)電容的漏電流密度與PLZT膜的鑭(La)濃度的關(guān)系。存儲(chǔ)器件暴露到H2/N2形成氣體、N2等離子體、或X射線。圖3中的“新的”是指暴露到氫氣、等離子體、或X射線存儲(chǔ)器件未受損傷的情況。
由于每個(gè)PZT和PLZT為復(fù)合金屬氧化物，因此它們往往會(huì)被含在氣氛中的活性氫還原。由于所述還原，氧會(huì)從氧化物基體中釋放出，由此形成缺陷。因此，這樣形成的缺陷使電子變得不穩(wěn)定，降低了電絕緣能力。這導(dǎo)致極化減小和漏電流增加。
要在圖1所示的常規(guī)半導(dǎo)體存儲(chǔ)器件中形成穿過保護(hù)膜115的接觸孔111a和111b，需要使用如酸等液體的濕法工藝或使用等離子體的干法工藝腐蝕保護(hù)膜115。由于干法工藝有較高的制造生產(chǎn)率，不必多說，干法工藝優(yōu)于濕法工藝。
在常規(guī)的干法工藝中，氟碳系統(tǒng)氣體通常作為腐蝕氣體。例如，為了在硅和硅氧化物之間獲得滿意的高選擇率，通常腐蝕氣體含有氫。例如，經(jīng)常單獨(dú)使用三氟甲烷(CHF3)或三氟甲烷和氫氣的混合物。
與以上介紹的使用含氫硅源氣的氣體源CVD工藝相似，活性氫往往在腐蝕氣氛中產(chǎn)生，活性氫還原了存儲(chǔ)電容的鐵電膜108。因此，鐵電膜108的極性降低，同時(shí)存儲(chǔ)電容的漏電流增加，它的介質(zhì)抗擊穿性降低。
因此，本發(fā)明的目的是提供一種帶電容的半導(dǎo)體器件的制造方法，該方法可防止在順序的制造工藝期間引起的電容性能退化。
本發(fā)明的另一目的是提供一種帶電容的半導(dǎo)體器件的制造方法，該方法可防止在形成絕緣膜覆蓋電容的CVD或干法腐蝕工藝期間漏電流增加和介質(zhì)抗擊穿性降低。
本發(fā)明的再一目的是提供一種帶電容的半導(dǎo)體器件的制造方法，該方法可防止鐵電電容的極化退化。
從下面的說明中本領(lǐng)域的技術(shù)人員將清楚以上及其它未具體指出的目的。
根據(jù)本發(fā)明的第一方案制造半導(dǎo)體器件的方法包括以下步驟(a)到(d)(a)在第一絕緣膜上形成電容的下電極。第一絕緣膜通常形成在半導(dǎo)體襯底上或其上方。(b)在下電極上與之重疊地形成電容的介質(zhì)或鐵電膜。(c)在介質(zhì)或鐵電膜上與之重疊地形成電容的上電極。(d)在不含等離子體的氣氛中，在防止氫由于加熱活化的襯底溫度下，通過熱CVD工藝形成第二絕緣膜覆蓋所述電容。
第二絕緣膜的原材料具有在熱CVD工藝期間原材料分解過程中在氣氛中不產(chǎn)生氫的性質(zhì)。
根據(jù)本發(fā)明的第一方案制造半導(dǎo)體器件的方法，在防止氫由于加熱而活化的襯底溫度下，在不含等離子體的氣氛中，通過熱CVD工藝形成第二絕緣膜覆蓋電容。第二絕緣膜的原材料具有在熱CVD工藝期間原材料分解過程中在氣氛中不產(chǎn)生氫的性質(zhì)。
因此，鐵電膜的介質(zhì)沒有被熱CVD工藝期間氣氛中存在的活性氫還原。由此，可以防止漏電流增加，在形成第二絕緣膜覆蓋電容的CVD工藝期間，可以防止介質(zhì)抗擊穿性降低。這意味著可以防止電容的性能退化。
此外，當(dāng)電容有鐵電膜時(shí)，換句話說電容為鐵電電容時(shí)，可以防止鐵電電容的介質(zhì)或剩余極化強(qiáng)度降低。這也是由于介質(zhì)或鐵電膜沒有被熱CVD工藝期間氣氛中存在的活性氫還原。
根據(jù)本發(fā)明第一方案的方法的優(yōu)選實(shí)施例中，第二絕緣膜為SiO2，襯底溫度在300到500℃的范圍內(nèi)。
當(dāng)襯底溫度低于300℃時(shí)，SiO2膜往往含大量的水，降低了SiO2膜的質(zhì)量。當(dāng)襯底溫度高于500℃時(shí)，SiO2膜的淀積或生長(zhǎng)速率極低，并且臺(tái)階覆蓋退化。
作為第二絕緣膜SiO2的原材料，可以優(yōu)選四乙基原硅酸鹽(TEOS)[Si(OC2H5)4]、六甲基二硅氧烷[(CH3)3SiOSi(CH3)3]、雙乙酸基二丁氧基硅烷[Si(OC3H7)2(OCOCH3)2]、或四氰氧基硅烷Si(NCO)4。
在本發(fā)明第一方案的方法的另一優(yōu)選實(shí)施例中，第二絕緣膜為SiNx，襯底溫度在500到750℃的范圍內(nèi)。
當(dāng)襯底溫度低于500℃時(shí)，SiNx膜的淀積或生長(zhǎng)速率極低。當(dāng)襯底溫度高于750℃時(shí)，產(chǎn)生氫被熱活化從而還原SiNx膜的可能性。
作為第二絕緣膜SiNx的原材料，可以優(yōu)選硅肼復(fù)合物[Si(NMe2)4-nHn]，其中n為零或正整數(shù)(即0，1，2…)。
根據(jù)本發(fā)明第二方案制造半導(dǎo)體器件的方法包括以下步驟(a)到(e)(a)在第一絕緣膜上形成電容的下電極。第一絕緣膜一般形成在半導(dǎo)體襯底上或上方。(b)在下電極上與之重疊地形成電容的介質(zhì)或鐵電膜。(c)在介質(zhì)或鐵電膜上與之重疊地形成電容的上電極。(d)形成第二絕緣膜覆蓋電容。(e)使用不含氫氣或等離子體的腐蝕氣體通過干法腐蝕工藝選擇性地除去第二絕緣膜，形成接觸電容下和上電極之一的接觸孔。
腐蝕氣體具有干法腐蝕工藝期間分解腐蝕氣體過程中沒有氫產(chǎn)生的性質(zhì)。
采用根據(jù)本發(fā)明第二方案制造半導(dǎo)體器件的方法，使用不含氫氣或等離子體的腐蝕氣體通過干法腐蝕工藝選擇性地除去第二絕緣膜，形成接觸電容下和上電極之一的接觸孔。腐蝕氣體具有干法腐蝕工藝期間分解腐蝕氣體的過程中沒有氫產(chǎn)生的性質(zhì)。
因此，電容的介質(zhì)或鐵電膜沒有被干法腐蝕工藝期間氣氛中存在的活性氫還原。由此，，在形成接觸孔的干法腐蝕工藝期間，可以防止漏電流增加并可以防止耐介質(zhì)擊穿性降低。這意味著可以防止電容的性能退化。
此外，當(dāng)電容有鐵電膜時(shí)，換句話說電容為鐵電電容時(shí)，可以防止鐵電電容的介質(zhì)或剩余極化強(qiáng)度退化。這也是由于介質(zhì)或鐵電膜沒有被熱CVD工藝期間氣氛中存在的活性氫還原。
在根據(jù)本發(fā)明第二方案的方法的優(yōu)選實(shí)施例中，第二絕緣膜為SiO2，腐蝕氣體包括碳(C)和氟(F)的組合物。例如，可以使用CF4和C2F6?？梢詫⒀鯕饧尤氲紺F4或C2F6。
根據(jù)本發(fā)明第二方案的方法的另一優(yōu)選實(shí)施例中，第二絕緣膜為SiNx，腐蝕氣體包括碳(C)和氟(F)的組合物。例如，可以使用CF4和SiF4或(NF3+Cl2)?？梢詫⒀鯕饧尤氲紺F4?？梢詫⒀鯕夂偷?dú)饧尤氲紺F4。
可以使用如Ta2O5等的單金屬氧化物，作為比SiO2和SiNx介質(zhì)常數(shù)高的介質(zhì)膜。
可以使用如PZT、PLZT、SBT(SrBi2Ta2O9)和BTO(BaTiO3)，作為鐵電膜。
為了有效地實(shí)施本發(fā)明，現(xiàn)在參考附圖進(jìn)行說明。
圖1為常規(guī)半導(dǎo)體存儲(chǔ)器件的存儲(chǔ)單元的局部剖面圖。
圖2為使用退火溫度做參數(shù)，圖1所示氫損傷的常規(guī)器件的PLZT膜的極化強(qiáng)度退化Qc’與施加的偏置電壓之間的關(guān)系。
圖3為圖1所示損傷的常規(guī)器件的存儲(chǔ)電容的漏電流密度與PLZT膜的鑭(La)濃度的關(guān)系。
圖4為根據(jù)本發(fā)明第一實(shí)施例的方法制造的半導(dǎo)體存儲(chǔ)器件的存儲(chǔ)單元的局部剖面圖。
圖5為使用常規(guī)濺射法制造的半導(dǎo)體存儲(chǔ)器件中鐵電膜的極化特性曲線。
圖6為根據(jù)第一實(shí)施例的方法制造的半導(dǎo)體存儲(chǔ)器件中鐵電膜的極化特性曲線。
圖7為根據(jù)第一實(shí)施例的方法制造的半導(dǎo)體存儲(chǔ)器件中鐵電膜的極化比例和半導(dǎo)體襯底的溫度之間的關(guān)系曲線圖。
圖8為使用常規(guī)濺射法制造的半導(dǎo)體存儲(chǔ)器件中存儲(chǔ)電容的電流密度曲線。
圖9為根據(jù)第一實(shí)施例的方法制造的半導(dǎo)體存儲(chǔ)器件中存儲(chǔ)電容的電流密度曲線圖。
圖10A到10F分別為根據(jù)第一實(shí)施例的制造方法的工藝步驟的局部剖面圖。
圖11A到11E分別為根據(jù)第二實(shí)施例的制造方法的工藝步驟的局部剖面圖。
圖12A到12O分別為根據(jù)第三實(shí)施例的制造方法的工藝步驟的局部剖面圖。
下面參考附圖詳細(xì)說明本發(fā)明的優(yōu)選實(shí)施例。
第一實(shí)施例圖4為根據(jù)本發(fā)明第一實(shí)施例的方法制造的半導(dǎo)體存儲(chǔ)器件的存儲(chǔ)單元的結(jié)構(gòu)。
在圖4中，隔離絕緣體2形成在單晶硅襯底1上，限定出有源區(qū)。在有源區(qū)中，源區(qū)4a和漏區(qū)4b形成在襯底1中，柵電極5經(jīng)由源和漏區(qū)4a和4b之間的柵絕緣膜3形成在襯底1上，由此形成MOSFET。
形成層間絕緣膜6，覆蓋MOSFET和隔離絕緣膜2。
在層間絕緣膜6上形成存儲(chǔ)電容的下電極7。在下電極7上形成存儲(chǔ)電容的鐵電膜8，局部覆蓋下電極7。在鐵電膜8上形成存儲(chǔ)電容的上電極9，完全覆蓋鐵電膜8。
由二氧化硅(SiO2)制成的第一保護(hù)膜10形成在層間絕緣膜6上，覆蓋存儲(chǔ)電容和MOSFET。
構(gòu)圖的金屬布線膜13a形成在第一保護(hù)膜10a上，通過接觸孔11a電連接電容的上電極9，并通過接觸孔12a電連接MOSFET的源區(qū)4a。接觸孔11a僅穿過第一保護(hù)膜10a。接觸孔12a穿過第一保護(hù)膜10a和層間絕緣膜6。
構(gòu)圖的金屬布線膜13b形成在第一保護(hù)膜10a上，通過接觸孔11b電連接電容的下電極7。接觸孔11b僅穿過第一保護(hù)膜10a。
構(gòu)圖的金屬布線膜14形成在第一保護(hù)膜10a上，通過接觸孔12b電連接MOSFET的漏區(qū)4b。接觸孔12b穿過第一保護(hù)膜10a和層間絕緣膜6。
第二絕緣膜16形成在第一保護(hù)膜10a上，覆蓋金屬布線膜113a、113b和114。
接下來，參考圖10A到10E介紹具有上述結(jié)構(gòu)的圖4所示半導(dǎo)體存儲(chǔ)器件的制造方法。
首先，通過局部硅氧化法(LOCOS)在單晶硅襯底1上形成隔離絕緣體2，由此限定有源區(qū)。
然后，通過離子注入工藝在襯底1的有源區(qū)內(nèi)形成源和漏區(qū)4a和4b。通過熱氧化工藝在襯底1上形成柵絕緣膜3。在源和漏區(qū)4a和4b之間的柵絕緣膜3上通過構(gòu)圖多晶硅膜形成柵電極5。由此，在襯底1上形成MOSFET，如圖10A所示。
接下來，通過CVD工藝形成作為層間絕緣膜6的SiO2膜，覆蓋MOSFET和隔離絕緣體2，如圖10A所示。
隨后，存儲(chǔ)電容的下電極7形成在層間絕緣膜6上。下電極7具有20nm厚的鈦(Ti)下分膜和200nm厚的鉑(Pt)上分膜形成的雙層結(jié)構(gòu)。使用Ti下分膜可確保與SiO2的層間絕緣膜6的滿意的粘附強(qiáng)度。
在下電極7上形成厚度為180nm的SrBi2Ta2O9(SBT)膜，作為存儲(chǔ)電容的鐵電膜8，局部重疊下電極7。通過涂敷和燒結(jié)工藝形成SrBi2Ta2O9膜8，在該工藝中，將含在有機(jī)溶劑中的特定有機(jī)金屬的溶液涂在層間絕緣膜6上，由此形成有機(jī)溶液膜，然后干燥并燒結(jié)有機(jī)溶液膜。根據(jù)需要重復(fù)涂敷、干燥和燒結(jié)的步驟。
通過濺射或CVD工藝形成SrBi2Ta2O9膜8。在濺射或CVD工藝期間，要得到滿意膜質(zhì)量的存儲(chǔ)電容，在膜形成工藝之后，要額外地對(duì)SrBi2Ta2O9膜8進(jìn)行適當(dāng)?shù)責(zé)崽幚砉に嚒?br> 此后。在鐵電膜8上形成存儲(chǔ)電容的上電極9，完全重疊鐵電膜108。上電極9為200nm厚的鉑(Pt)膜形成的單層結(jié)構(gòu)。
上和下電極9和7的每個(gè)都由如鉑和金(Au)等的低活性金屬或如釕(Ru)等的導(dǎo)電性金屬氧化物制成。
通過熱CVD工藝，由SiO2制成的第一保護(hù)膜10a形成在層間絕緣膜6上，覆蓋存儲(chǔ)電容和MOSFET，如圖10B和10C所示。膜10a的厚度約400nm。
在下列條件下進(jìn)行該熱CVD工藝(i)將環(huán)境壓力設(shè)定為等于或低于大氣壓力(例如，幾mTorr到幾Torr)。
(ii)硅的氣體源為四乙基原硅酸鹽或四乙氧基硅(TEOS)[Si(OC2H5)4]。
(iii)襯底溫度設(shè)置為375℃。
(iv)附加使用臭氧(O3)作為TEOS的氧化劑。
TEOS不含直接與硅化學(xué)鍵合的氫原子，臭氧具有強(qiáng)氧化作用，襯底溫度低至375℃。因此，在TEOS的分解過程中沒有產(chǎn)生氣體氫。即使由于一些原因產(chǎn)生氫，由于375℃的低溫，氫不會(huì)活化。
此外，由于沒有使用等離子體，不必說，即使產(chǎn)生氫(H或H2)或氫的化合物，氫和氫的化合物也不會(huì)發(fā)生因等離子體導(dǎo)致的活化。
由此，可防止鐵電膜8的極化降低，同時(shí)可防止存儲(chǔ)電容的漏電流增加，它由此抑制耐介質(zhì)擊穿性降低。
用于淀積SiO2膜的TEOS的分解或氧化反應(yīng)由下面的化學(xué)方程式(1)表示。從該方程(1)可以看出在CVD工藝期間沒有氫產(chǎn)生。
(1)襯底的溫度優(yōu)選設(shè)置為300到500℃的范圍內(nèi)的值。當(dāng)襯底溫度低于300℃時(shí)，SiO2膜含有大量的水。當(dāng)襯底溫度高于500℃時(shí)，SiO2膜的淀積或生長(zhǎng)速率極低，并且臺(tái)階覆蓋退化。此外，在該范圍內(nèi)，SiO2膜具有良好的質(zhì)量。
最好襯底的溫度設(shè)置為350到400℃的范圍內(nèi)的值。當(dāng)襯底溫度設(shè)置在該范圍內(nèi)時(shí)，能以高的淀積速率淀積高質(zhì)量的SiO2膜。
該階段的狀態(tài)顯示在圖10C中。
淀積層間絕緣膜10a的熱CVD工藝之后，構(gòu)圖的光刻膠膜17形成在層間絕緣膜10a上。光刻膠膜17在對(duì)應(yīng)于接觸孔11a和11b的位置處有窗口17a，如圖10D所示。
使用構(gòu)圖光刻膠膜17作掩模，通過反應(yīng)離子腐蝕(RIE)工藝，同時(shí)使用CF4作為腐蝕氣體，選擇性腐蝕SiO2的層間絕緣膜10a，由此形成穿過SiO2膜10a的接觸孔11a和11b。該階段的狀態(tài)顯示在圖10E中。
可以使用C2F6代替CF4。氧氣可以添加到CF4氣體中。
由于在該工藝中腐蝕氣體不含氫，即使腐蝕氣體由于等離子體分解，也沒有產(chǎn)生氫。因此，鐵電膜8沒有受到由于氫的存在而導(dǎo)致的損傷。
此外，通過已知的工藝形成分別延伸到源和漏區(qū)4a和4b的接觸孔12a和12b。通過已知的工藝在SiO2膜10a上形成第一到第三布線膜13a、13b和14。最后，通過已知的工藝形成第二保護(hù)膜16，覆蓋布線膜13a、13b和14。
由此，完成了圖4所示的半導(dǎo)體存儲(chǔ)器件。
使用根據(jù)本發(fā)明第一實(shí)施例的制造半導(dǎo)體器件的方法，如上所述，在不含等離子體的氣氛中，在防止由于加熱活化氫的375℃的襯底溫度下，通過熱CVD工藝形成SiO2膜10a，覆蓋電容。SiO2膜10a的原材料TEOS具有在熱CVD工藝期間TEOS分解過程中在氣氛中沒有產(chǎn)生氫的性質(zhì)。
因此，鐵電膜8沒有被熱CVD工藝期間氣氛中存在的活性氫還原。由此，在形成覆蓋電容的SiO2膜10a的CVD工藝期間，可以防止漏電流增加并防止耐介質(zhì)擊穿降低。這意味著可以防止電容性能的退化。
此外，由于電容的介質(zhì)膜由鐵電SBT制成，可以防止鐵電電容的極性降低。這是由于鐵電膜8沒有被熱CVD工藝期間氣氛中存在的活性氫還原。
第二實(shí)施例圖11A到11E示出了根據(jù)本發(fā)明第二實(shí)施例半導(dǎo)體器件的制造方法。
與第一實(shí)施例具有相同結(jié)構(gòu)的MOSFET和存儲(chǔ)電容采用和第一實(shí)施例相同的方式制造。
接下來，代替第一保護(hù)膜10a由SiO2膜制成，通過熱CVD工藝，由氮化硅(Si3N4)制成的第一保護(hù)膜10b形成在層間絕緣膜6上，覆蓋存儲(chǔ)電容和MOSFET，如圖11A和11B所示。膜10b的厚度約400nm。
在下面的條件下進(jìn)行熱CVD工藝(i)將環(huán)境壓力設(shè)定為等于或低于大氣壓力(例如，幾mTorr到幾Torr)。
(ii)硅的氣體源為硅肼復(fù)合物[Si(NMe2)4-nHn]，其中n為零或自然數(shù)。
(iii)襯底溫度設(shè)置為600℃。不含直接與硅化學(xué)鍵合的氫原子，襯底溫度低至600℃。因此，在[Si(NMe2)4-nHn]的分解過程中沒有產(chǎn)生氣體的氫氣或氫化合物。
此外，由于沒有使用等離子體，不必說，即使產(chǎn)生氫，也不會(huì)發(fā)生因等離子體導(dǎo)致的氫的活化。
由此，可防止鐵電膜8的極性降低，同時(shí)可防止存儲(chǔ)電容的漏電流增加，它由此抑制耐介質(zhì)擊穿性降低。
用于淀積Si3N4膜的[Si(NMe2)4-nHn]的分解或氧化反應(yīng)由下面的化學(xué)方程式(2)表示。從該方程(2)可以看出在CVD工藝期間沒有氫產(chǎn)生，其中n＝0。
(2)優(yōu)選襯底的溫度設(shè)置為500到750℃的范圍內(nèi)的值。當(dāng)襯底溫度低于500℃時(shí)，Si3N4膜的質(zhì)量會(huì)下降。當(dāng)溫度高于750℃時(shí)，Si3N4膜的淀積或生長(zhǎng)速率極低。
氨氣(NH3)可以加入到[Si(NMe2)4-nHn]中?？梢允褂肹MeSiHNH]n代替[Si(NMe2)4-nHn]。
該階段的狀態(tài)顯示在圖11B中。
在淀積層間絕緣膜10b的熱CVD工藝之后，構(gòu)圖的光刻膠17形成在層間絕緣膜10b上。光刻膠膜17在對(duì)應(yīng)于接觸孔11a和11b的位置處有窗口17a，如圖11C所示。
使用構(gòu)圖的光刻膠膜17作掩模，通過RIE工藝，同時(shí)使用CF4作為腐蝕氣體，選擇性腐蝕Si3N4的層間絕緣膜10b，由此形成穿過Si3N4膜10b的接觸孔11a和11b。該階段的狀態(tài)顯示在圖11D中。
可以使用SiF4代替CF4。氧氣可以添加到CF4氣體中。氧氣和氮?dú)饪梢蕴砑拥紺F4氣體中?？梢院喜F3和Cl2氣體代替CF4氣體。
由于在該工藝中腐蝕氣體不含氫，即使腐蝕氣體由于等離子體分解，也沒有產(chǎn)生氫。因此，鐵電膜8不會(huì)受到因氫的存在導(dǎo)致的損傷。
此外，通過已知的工藝形成分別延伸到源和漏區(qū)4a和4b的接觸孔12a和12b。通過已知的工藝在Si3N4膜10b上形成第一到第三布線膜13a、13b和14。最后，通過已知的工藝形成第二保護(hù)膜16，覆蓋布線膜13a、13b和14。
由此，完成了除SiO2膜10a由Si3N4膜10b代替外，具有圖4所示相同結(jié)構(gòu)的半導(dǎo)體存儲(chǔ)器件。
根據(jù)第二實(shí)施例半導(dǎo)體器件的制造方法，可以使用Si3N4膜10b代替SiO2膜10a，其中Si3N4膜10b的密度和化學(xué)穩(wěn)定性高于SiO2膜10a。此外，Si3N4膜10b具有氫氣很難穿透的性質(zhì)，因此，Si3N4膜10b可以作為阻擋層阻擋隨后工藝中產(chǎn)生的氫氣。
因此，通過Si3N4膜10b有效地減少了氫對(duì)鐵電膜8的影響。
第三實(shí)施例根據(jù)第三實(shí)施例的半導(dǎo)體器件的制造方法顯示在圖12A到12O。
在圖12A中，隔離絕緣體2形成在單晶硅襯底1上，限定出有源區(qū)。在有源區(qū)中，兩個(gè)源區(qū)4a和公用的漏區(qū)4b形成在襯底1中，柵電極5經(jīng)由對(duì)應(yīng)的柵絕緣膜3形成在襯底1上，由此形成位于右手側(cè)的第一MOSFET和左手側(cè)的第二MOSFET。
形成接觸并連接到公用的漏區(qū)4b的構(gòu)圖的布線膜19，該構(gòu)圖的布線膜也作為位線。布線膜19構(gòu)成第一級(jí)布線膜。形成層間絕緣膜6覆蓋第一和第二MOSFET、隔離絕緣體2和構(gòu)圖的布線膜或位線19。層間絕緣膜6具有位于源區(qū)12c之上的接觸孔12c。兩個(gè)多晶硅栓18掩埋在接觸孔12c中，與對(duì)應(yīng)的源區(qū)4a接觸。栓18的上部稍從層間絕緣膜6上突出。
第一和第二存儲(chǔ)電容的兩個(gè)金屬膜20形成在層間絕緣膜6上，包圍了栓18的上部，以防止含在多晶硅栓18中的摻雜劑擴(kuò)散到外部。
第一和第二存儲(chǔ)電容的兩個(gè)下電極7形成在層間絕緣膜6上，覆蓋對(duì)應(yīng)的金屬膜20，并與對(duì)應(yīng)的源區(qū)4a重疊。第一和第二存儲(chǔ)電容的兩個(gè)鐵電膜8形成在對(duì)應(yīng)的下電極7上，全部覆蓋下電極7。第一和第二存儲(chǔ)電容的兩個(gè)上電極9形成在對(duì)應(yīng)的鐵電膜8上，幾乎全部覆蓋鐵電膜8。
下電極7通過應(yīng)的多晶硅栓18連接到對(duì)應(yīng)的源區(qū)4a。
該階段的狀態(tài)顯示在圖12A中。
接下來，如圖12B和12C所示，以第一實(shí)施例相同的方式，通過熱CVD工藝，由SiO2制成的第一保護(hù)膜10a形成在層間絕緣膜6上，覆蓋第一和第二存儲(chǔ)電容。
如果使用Si3N4膜10b代替SiO2膜10a，那么可以以第二實(shí)施例相同的方式通過熱CVD工藝形成膜10b。
淀積層間絕緣膜10a的熱CVD工藝之后，構(gòu)圖的光刻膠膜17形成在層間絕緣膜10a上。光刻膠膜17在對(duì)應(yīng)于接觸孔11a和11b的位置處有窗口17a，如圖12D所示。
使用構(gòu)圖的光刻膠膜17作掩模，通過RIE工藝，同時(shí)使用CF4作為腐蝕氣體，選擇性腐蝕SiO2的層間絕緣膜10a SiO2，由此形成穿過SiO2膜10a的接觸孔11a和11b。該階段的狀態(tài)顯示在圖12E中。
由于在該工藝中腐蝕氣體不含氫，即使腐蝕氣體被等離子體分解，也不會(huì)產(chǎn)生氫。因此，鐵電膜8沒有受到因氫的存在導(dǎo)致的損傷。
如果使用Si3N4膜10b代替SiO2膜10a，那么可以以第二實(shí)施例相同的方式通過熱CVD工藝形成膜10b。
通過濺射工藝，具有四層結(jié)構(gòu)的布線金屬膜13形成在SiO2膜10a上，如圖12F所示。這里，由氮化鈦(TiN)、鋁(Al)、TiN和Ti分膜形成布線金屬膜13。通過穿過SiO2膜10a對(duì)應(yīng)的接觸孔11a，布線金屬膜13接觸并電連接到第一和第二存儲(chǔ)電容的上電極。
此外，如圖12G所示，由合適的絕緣膜制成的硬掩模25形成在布線金屬膜13上。然后構(gòu)圖的光刻膠17’形成在硬掩模25上，選擇性地覆蓋第一和第二存儲(chǔ)電容，如圖12H所示。使用構(gòu)圖的光刻膠17’作掩模，通過RIE工藝，同時(shí)使用CF4作為腐蝕氣體，選擇性腐蝕硬掩模25，如圖12I所示。
使用這樣構(gòu)圖的硬掩模25作掩模，選擇性地除去布線金屬膜13，由此形成第二級(jí)布線膜13a，如圖12J所示。
不必使用硬掩模25，構(gòu)圖的光刻膠17’也可以直接形成在布線膜13上。
接下來，如圖12J和12K所示，以第一實(shí)施例相同的方式，通過熱CVD工藝，由SiO2制成的第二保護(hù)膜21形成在SiO2的第一保護(hù)膜10a上。
如果使用Si3N4膜代替SiO2膜21，那么可以以第二實(shí)施例相同的方式通過熱CVD工藝形成Si3N4膜。
淀積第二保護(hù)膜21的熱CVD工藝之后，在膜21上形成構(gòu)圖的光刻膠17”，如圖12L所示。
使用構(gòu)圖的光刻膠17”作掩模，通過RIE工藝，同時(shí)使用CF4作為腐蝕氣體，選擇性腐蝕SiO2制成的第二保護(hù)膜21，由此形成穿過SiO2膜21的接觸孔22。該階段的狀態(tài)顯示在圖12M中。
由于在該工藝中腐蝕氣體不含氫，即使腐蝕氣體由于等離子體分解，也沒有產(chǎn)生氫。因此，鐵電膜8沒有受到因氫的存在導(dǎo)致的損傷。
如果使用Si3N4膜代替SiO2膜21，那么可以以第二實(shí)施例相同的方式形成Si3N4膜。
之后，使用與上面介紹的類似的硬掩模在第二保護(hù)膜21上形成第三級(jí)布線膜23。光刻膠膜可以單獨(dú)使用或和硬掩模一起使用。
以第一實(shí)施例相同的方式，通過熱CVD工藝，由SiO2制成的鈍化膜24形成在SiO2膜21上，覆蓋第三級(jí)布線膜23，如圖12N和12O所示。
如果使用Si3N4膜代替SiO2膜24，那么可以以第二實(shí)施例相同的方式通過熱CVD工藝形成Si3N4膜。
由此，完成了根據(jù)第三實(shí)施例的半導(dǎo)體存儲(chǔ)器件。
如果為形成多級(jí)布線結(jié)構(gòu)需要形成第四級(jí)布線和更高級(jí)布線，那么可以重復(fù)第一或第二實(shí)施例中的相同工藝形成。
測(cè)試本發(fā)明人進(jìn)行以下測(cè)試證實(shí)根據(jù)本發(fā)明方法的優(yōu)點(diǎn)。結(jié)果顯示在圖5到9中。
圖5和6顯示了分別通過常規(guī)的方法和根據(jù)第一實(shí)施例的方法制造的半導(dǎo)體存儲(chǔ)器件中鐵電膜8的極化特性。
在圖5和6中，實(shí)線代表SiO2膜16形成后的滯后回線，虛線代表SiO2膜16形成前的滯后回線。在圖5中，使用通常的濺射工藝可以得出滯后回線。在圖6中，與第一實(shí)施例不同，通過濕腐蝕工藝形成接觸孔11a和11b，以避免形成孔11a和11b的腐蝕工藝期間等離子體的影響。
從圖5中可以看出，由于常規(guī)濺射法中SiO2膜16的形成工藝，極化強(qiáng)度明顯降低約34％。另一方面，從圖6中可以看出，即使在SiO2膜16的形成工藝之后，極化強(qiáng)度基本上沒有降低(最大約10％)。由此，鐵電膜8的極化特性有效地抑制。
圖7示出了根據(jù)第一實(shí)施例的方法制造的半導(dǎo)體存儲(chǔ)器件中鐵電膜8的極化比例和半導(dǎo)體襯底1的溫度之間的關(guān)系。在圖7中，“極化比例”意為SiO2膜16形成后的極化值與SiO2膜16形成前的極化值的比值。因此，如果極化強(qiáng)度沒有降低，那么剩余極化強(qiáng)度的比例值等于1(1)。
從圖7中可以看出，即使襯底1的溫度從300變?yōu)?50℃，觀察到的極化強(qiáng)度基本上沒有降低。
圖8示出了常規(guī)方法制造的半導(dǎo)體存儲(chǔ)器件中存儲(chǔ)電容的漏電流密度，其中CHF3作為腐蝕氣體形成接觸孔11a和11b。圖9示出了根據(jù)第一實(shí)施例的方法制造的半導(dǎo)體存儲(chǔ)器件中存儲(chǔ)電容的漏電流密度，其中CF4作為腐蝕氣體形成接觸孔11a和11b。
從圖8中可以看出，在使用CHF3的常規(guī)腐蝕方法中，在低至約2V的電壓處，漏電流顯著增加。換句話說，在使用CHF3的常規(guī)腐蝕方法中，耐介質(zhì)擊穿性約等于2V。
另一方面，從圖9中可以看出，在根據(jù)第一實(shí)施例使用CF4的腐蝕方法中在約5V或以下的電壓處，漏電流相當(dāng)?shù)汀Q句話說，在根據(jù)第一實(shí)施例的方法中，耐介質(zhì)擊穿最低約5V，幾乎所有的樣品的耐介質(zhì)擊穿性約為10V或更高。
不必說，形成接觸孔11a和11b的腐蝕工藝可以適用任何其它的腐蝕工藝，例如用于表面平面化的深腐蝕工藝、用于布線的波紋結(jié)構(gòu)工藝以及用于布線的硬掩模腐蝕工藝。
雖然已介紹了本發(fā)明的優(yōu)選形式，但應(yīng)該知道在不脫離本發(fā)明的精神的條件下，各種改進(jìn)對(duì)本領(lǐng)域的技術(shù)人員來說是顯而易見的。因此本發(fā)明的范圍僅由下面的權(quán)利要求書確定。
權(quán)利要求
1.一種半導(dǎo)體器件的制造方法，包括以下步驟(a)在第一絕緣膜上形成電容的下電極；所述第一絕緣膜形成在半導(dǎo)體襯底上或其上方；(b)在所述下電極上與之重疊地形成所述電容的介質(zhì)膜；(c)在所述介質(zhì)上與之重疊地形成所述電容的上電極；以及(d)在不含等離子體的氣氛中，在防止氫由于加熱而活化的所述襯底溫度下，通過熱CVD工藝形成第二絕緣膜覆蓋所述電容；所述第二絕緣膜的原材料具有在所述熱CVD工藝期間所述原材料分解過程中在氣氛中不產(chǎn)生氫的性質(zhì)。
2.根據(jù)權(quán)利要求1的方法，其中所述第二絕緣膜為SiO2，并且所述襯底的所述溫度在300到500℃的范圍內(nèi)。
3.根據(jù)權(quán)利要求2的方法，其中所述第二絕緣膜的所述原材料包括選自[Si(OC2H5)4]、[(CH3)3SiOSi(CH3)3]、[Si(OC3H7)2(OCOCH3)2]和Si(NCO)4組成的組中的一個(gè)。
4.根據(jù)權(quán)利要求2的方法，其中所述第二絕緣膜的所述原材料包括[Si(OC2H5)4]，并且添加O3作為[Si(OC2H5)4]的氧化劑。
5.根據(jù)權(quán)利要求1的方法，其中所述第二絕緣膜為SiNx，并且所述襯底的所述溫度在500到700℃的范圍內(nèi)。
6.根據(jù)權(quán)利要求5的方法，其中所述第二絕緣膜的所述原材料包括選自[Si(NMe2)4-nHn]、[(CH3)3SiOSi(CH3)3]、[Si(OC3H7)2(OCOCH3)2]和Si(NCO)4組成的組中的一個(gè)，其中n為零或自然數(shù)。
7.根據(jù)權(quán)利要求5的方法，其中所述第二絕緣膜的原材料包括[Si(NMe2)4-nHn]，其中n為零或自然數(shù)。
8.一種半導(dǎo)體器件的制造方法，包括以下步驟(a)在第一絕緣膜上形成電容的下電極；所述第一絕緣膜形成在半導(dǎo)體襯底上或其上方；(b)在所述下電極上與之重疊地形成所述電容的介質(zhì)膜；(c)在所述介質(zhì)膜上與之重疊地形成所述電容的上電極；(d)形成第二絕緣膜覆蓋所述電容；(e)使用不含氫的腐蝕氣體通過干法腐蝕工藝選擇性地除去所述第二絕緣膜，形成接觸所述電容的所述下和上電極之一的接觸孔；所述腐蝕氣體具有所述干法腐蝕工藝期間分解所述腐蝕氣體過程中不產(chǎn)生氫的性質(zhì)。
9.根據(jù)權(quán)利要求8的方法，其中所述第二絕緣膜為SiO2，所述腐蝕氣體包括碳和氟的組合物。
10.根據(jù)權(quán)利要求9的方法，其中所述腐蝕氣體為選自CF4和C2H6組成的組中的一個(gè)。
11.根據(jù)權(quán)利要求8的方法，其中第二絕緣膜為SiNx，并且所述腐蝕氣體包括碳和氟的組合物。
12.根據(jù)權(quán)利要求11的方法，其中所述腐蝕氣體為選自CF4、SiF4以及NF3和Cl2的混合物組成的組中的一個(gè)。
全文摘要
本發(fā)明提供一種帶電容的半導(dǎo)體器件的制造方法,該方法可防止形成絕緣膜覆蓋電容的CVD或干法腐蝕工藝期間漏電流增加和耐介質(zhì)擊穿性降低。在該方法中,在第一絕緣膜上形成電容的下電極。第一絕緣膜一般形成在半導(dǎo)體襯底上或其上方。在下電極上與之重疊地形成電容的介質(zhì)或鐵電膜。在介質(zhì)或鐵電膜上與之重疊地形成電容的上電極。在不含等離子體的氣氛中,在可防止氫因加熱而活化的襯底溫度下,通過熱CVD工藝形成第二絕緣膜覆蓋電容。第二絕緣膜的原材料具有在熱CVD工藝期間分解原材料過程中不產(chǎn)生氫的性質(zhì)。
文檔編號(hào)H01L27/105GK1201250SQ9811502
公開日1998年12月9日 申請(qǐng)日期1998年5月23日 優(yōu)先權(quán)日1997年5月23日
發(fā)明者川原潤(rùn), 齋藤忍, 林喜宏, 前島幸彥 申請(qǐng)人:日本電氣株式會(huì)社