專利名稱：用bpsg回流去除cmp劃痕的方法和用其制成的集成電路芯片的制作方法
技術領域：
本發(fā)明涉及器件制造方法，特別涉及去除拋光中產生的劃痕。
器件制造中，在襯底或晶片上形成絕緣層，半導體層和導電層。對這些膜層構圖以確定元件和空間，形成器件，如晶體管，電容器和電阻器。之后，互連這些器件以獲得要求的電功能。
通常要求在形成后面的膜層之前提供一個平整的外形。不平的外形在后面的膜層構圖時會出現很多問題。這些問題包括例如，光刻系統(tǒng)聚焦的有限深度，腐蝕反應中產生的金屬殘留物，和差的金屬臺階覆蓋。
要提供平整的外形就要用平面化流程。平面化流程通常包括拋光以去除外形缺陷，表面缺陷，如晶格缺陷、劃痕、粗糙、或嵌入的物質，如污物或灰塵。該拋光通常叫做化學機械拋光(CMP)。
通常，CMP方法包括在接受向下壓力下對著旋轉的濕的拋光表面夾住薄平面的晶片?？捎萌缪趸X或二氧化硅的溶液的拋光漿料作研磨介質。通常用旋轉的拋光頭或晶片載體在對著旋轉拋光面加的受控壓力作用下夾持晶片。通常用例如吹制的聚氨酯的較軟的濕的焊盤材料覆蓋拋光平面。
但是，在進行拋光的層表面上有CMP產生的微小劃痕。這些微小劃痕在互連流程中特別有害。例如，這些CMP中形成的劃痕會被淀積金屬層的金屬填充。當元件尺寸變得越來越小時，就很可能存在接觸鄰接金屬線的劃痕。陷入這種劃痕的金屬使與它接觸的相鄰金屬線之間產生短路，因此，造成器件缺陷。
通常，用修整(touch-up)CMP來消除因金屬填入CMP中產生的劃痕而造成的缺陷。盡管修整CMP對減少劃痕有效，但為防止過量拋光必須仔細監(jiān)視。而且，附加的修整CMP費時，增加了器件制造中的工時。
因此，需要有效和容易地提供一個無劃痕的平整外形。
本發(fā)明提供一種用回流步驟對氧化物消除劃痕的集成電路芯片的制造方法。只要已經過CMP工藝的氧化物就可用回流去掉劃痕。如果用BPSG作層間介質，它可在750℃的低溫下回流。隨后，在氧化物上形成介質層。可用與氧化物相同或不同材料作該介質層。該介質層還能愈合CMP中形成的劃痕。
結合


本發(fā)明的優(yōu)選實施例如下，圖中相同的元件用相同的標號指示。
圖1-5是說明劃痕的臺階式構形，用本發(fā)明方法去掉劃痕，和由此構成的集成電路芯片的示意圖。
本發(fā)明總的涉及器件的制造方法，特別涉及去掉拋光中形成的劃痕的方法。為簡化說明，以說明層間介質層的形成來說明發(fā)明。但是，發(fā)明范圍是更寬的，并能用于除去拋光中形成的劃痕。
參見圖1，示出了半導體襯底110。襯底例如包括一個硅晶片。其它半導體襯底如鍺，砷化鎵，或硅-絕緣體(SOI)均可以用。襯底包括在襯底表面內或表面上形成的電路元器件。如圖所示，電路元件包括存儲器單元120(畫在虛線之間)如，動態(tài)隨機存取存儲器(DRAM)單元。該存儲器單元包括電連接到電容器128的晶體管。如圖所示，電容器是溝道電容器。這種存儲器單元已在如Wo1f“Silicon Processing for the VLSI Eru,Vbl.2-processIntegration”Lattic press(1990)中公開，這里引作參考。多個這樣的存儲器單元和附加的配套電路構成DRAM集成電路或芯片。
晶體管包括漏123，源124，和柵125。DRAM芯片中柵代表字線，源代表位線。DRAM芯片中還有其它DRAM單元的晶體管。
在由電路元件形成的有外形的襯底表面上形成層間介質層130。介質層包括能回流的介質材料。能回流的材料包括例如摻雜的硅酸鹽玻璃，如硼磷硅酸鹽玻璃(BPSG)，摻砷的玻璃(ASG)，硼硅酸鹽玻璃(BSG)，或磷硅酸鹽玻璃(PSG)。也可用其它能回流的材料作層間介質層。
在一個實施例中，層間介質層是BPSG。由于BPSG有優(yōu)良的間隙填充特性，因此，特別適合于填充高寬比大的元件。用例如化學汽相淀積法(CVD)淀積BPSG,CVD包括大氣壓CVD，等離體增強CVD，和低壓CVD。在一個實施例中，用低壓CVD(LPCVD)法淀積BPSG層。通常，BPSG的LPCVD包括向CVD反應器中注入化學物質，如TEOS，硼化物，如乙硼烷，磷化合物，如磷化氫。也可用硅、氧、硼和磷的其它母體物質。淀積溫度例如為650℃-850℃，壓力為0.25-2Torr。BPSG填充了元件之間的間隔后回流。
回流不會生成足夠平坦的BPSG，因此，要用CMP使表面平面化。為了填充間隙以達到允許的平整度，BPSG的淀積層要足夠厚。CMP使平整的BPSG層的厚度小于預定厚度。因此，最好淀積盡可能薄的BPSG，因為，在平面化處理中需要除去少量材料。預定厚度取決于各種因素如隔離和性能要求。如上所述，CMP會在BPSG層的表面上產生微小劃痕140。
參見圖2，對BPSG層加熱到足以使其產生回流的溫度。在一個實施例中，約在750℃-1100℃的溫度下使BPSG退火。通常更高的溫度和/或更長的退火時間能提高愈合特性。當然，要根據實際有效的熱累積來選擇最佳的退火溫度和時間。例如在N2、D2或H2O的惰性氣氛中進行退火。退火使BPSG變成有粘性并與表面張力響應，引起流動。結果，使CMP中產生的劃痕140部分或全部被愈合。
參見圖3，在回流的介質層表面上形成介質層250。介質層和回流的介質層均變成層間介質層260。兩個介質層的組合厚度等于或大于預定的層間介質層厚度，最好是使組合厚度等于預定厚度。所述預定厚度與設計要求有關。
淀積介質層250的好處是，在淀積中任何橫向生長的部分都進一步消除了留在回流的介質層中的劃痕。橫向生長部分是由劃痕外形和/或實質上是各向同性的淀積造成的。例如，各向同性淀積中，在回流層生長同時，由外形而生成了新介質層中的側壁，由此減小了存在的劃痕的寬度和深度。結果，頂層介質層中由劃痕造成的外形不是去掉了就是明顯減少了。
介質層250包括例如摻雜的硅酸鹽玻璃。用各種CVD技術淀積摻雜的硅酸鹽玻璃。為了形成同質的介質層260，摻雜的硅酸鹽玻璃可以與回流的介質層相同。也可用能構成同質介質層260的其它摻雜的硅酸鹽玻璃。在一個實施例中，為生成同質的BPSG層間介質層260，介質層250包括BPSG。BPSG或摻雜的硅酸鹽玻璃的優(yōu)點是，由于它具有優(yōu)良的間隙填充性，它能提高劃痕的愈合能力。此外，摻雜的硅酸鹽玻璃還能回流。特別是，BPSG能在較低的溫度下回流。
或者，介質層250包括沒摻雜的硅酸鹽玻璃，如二氧化硅(SiO2)。其它沒摻雜的介質材料也能用。不摻雜的介質有利于用作摻雜介質層與后面的膜層之間的擴散阻擋層。
有利的是可用相同的設備形成介質層和進行回流退火處理，如用化學汽相淀積(CVD)設備。例如，把反應器中的環(huán)境氣體從回流氣體變成介質淀積處理器的氣體，就能進行介質材料淀積，如淀積SiO2膜時，換用TEOS(四乙氧基礎)。
圖4中，給層間介質層構圖，以建立與后面形成的金屬層所要求的內互連。如圖所示，在介質層中形成例如無接線接觸(boarderless contact)的開口430。例如接觸是接觸到DRAM單元的位線。盡管圖中只畫了一個接觸，但DRAM陣列包括其它多個位線接觸開口。此外，在要金屬化和互連的位置設有許多溝槽，通道，區(qū)域或開口。
用例如在介質層上加光刻膠層的方法形成開口圖形。用有與溝槽和通道對應的圖形的掩模，并用曝光光源對光刻膠層選擇曝光。根據所用的正光刻膠層或負光刻膠層，去除曝光或沒曝光的部分。進行RIE，除去沒被光刻膠層保護的區(qū)域中的層間介質層，以形成溝槽和通道。去掉殘留的光刻膠層之后，形成導電材料，如摻雜的多晶硅，用作多晶硅中間柱(stud)。在一個實施例中，用多晶硅填充位線開口。導電材料要足以覆蓋開口。除去多余的多晶硅，構成一個多晶硅中間柱435。
參見圖5，在介質層表面上形成金屬層510。對該層構圖，形成多根線，代表DRAM陣列的多根位線。多晶硅中間柱435接觸一根位線。其它多晶硅中間柱(未示出)接觸合適的位線。形成附加的層間介質層和導電層，并構圖，以形成DRAM芯片中的例如字線或其它互連。
由于CMP中形成的劃痕被去掉或尺寸減小了，使例如相鄰位線之間形成短路的概率也減小了。因此，生產合格率增大了。
用具體實施例詳細說明了本發(fā)明。但是，應該知道，這些實施例只是為了說明發(fā)明，但并不能限制發(fā)明，在不脫離權利要求書規(guī)定的發(fā)明精神和范圍的情況下，本領域的技術人員還會做出各種改進和變化。
權利要求
1．一種構成隨機存取存儲器芯片的方法，包括愈合拋光中形成的劃痕的步驟，該方法包含形成多個DRAM單元，其中一個DRAM單元包括由一個連接到在襯底上的一個電容器的晶體管；在DRAM單元和襯底上淀積可流動的介質材料，以形成其中有可流動的介質材料的層間介質層；拋光能流動的介質材料，以形成平整表面；使襯底加熱至足以使可流動的介質材料變成粘性的溫度，由此，使可流動的介質材料響應表面張力并流動使CMP期間形成的至少一部分劃痕愈合；和在可流動的介質材料上形成介質材料，構成第二介質層，可流動的介質材料與介質材料的組合厚度等于預定厚度。
2．一種形成器件的方法，包括愈合拋光期間產生的劃痕的步驟，該方法包括在襯底上形成器件的元件；在襯底上淀積可流動的介質材料、該可流動的介質材料覆蓋器件的元件和襯底；拋光可流動的材料以產生平整表面；將可流動的介質材料加熱到足以使其變成粘性的溫度，由此使可流動的介質材料響應表面張力并流動，以使CMP期間形成的至少一部分劃痕愈合；和在可流動的介質材料上形成介質材料，構成第二介質層，可流動的介質材料和介質材料的組合厚度等于預定厚度。
全文摘要
用回流含有劃痕的材料,然后,淀積材料頂層可愈合CMP中產生的劃痕。頂層的淀積還能進一步提高劃痕愈合能力。
文檔編號H01L21/8242GK1210364SQ9811504
公開日1999年3月10日 申請日期1998年6月23日 優(yōu)先權日1997年6月27日
發(fā)明者邁克爾·懷斯 申請人:西門子公司