專利名稱：具有soi結(jié)構(gòu)的半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有SOI(在絕緣體上生長半導(dǎo)體，Semiconductor OnInsulator)結(jié)構(gòu)的半導(dǎo)體器件及其制造方法，特別是涉及具有SOI結(jié)構(gòu)的MOS晶體管，其能夠降低源極和漏極之間的擊穿電壓，改善其短溝道效應(yīng)，還涉及這種MOS晶體管的制造方法。
目前，在制造集成電路方面，由和NMOS晶體管相同的材料，例如，N+型多晶硅制成PMOS晶體管的柵電極，從而簡化制造工藝。通常采用其中具有掩埋溝道的體型PMOS晶體管。具有SOI結(jié)構(gòu)的PMOS晶體管利用N+型多晶硅層作為柵電極，因?yàn)槠錅系绤^(qū)的硅厚度薄。在這種情況，利用其中有類似嵌入埋層溝道模型的積累模型的SOI PMOS晶體管。


圖1是表示具有SOI結(jié)構(gòu)的常規(guī)的MOS晶體管的橫截面圖。常規(guī)的具有SOI結(jié)構(gòu)的MOS晶體管包括硅襯底10a、掩埋氧化膜10b和SOI層(例如，P-型半導(dǎo)體層)10c。在硅襯底10a的主表面上形成掩埋氧化層10b。在掩埋氧化層10b上形成SOI層10c。在SOI層10c上形成的MOS晶體管包括P+擴(kuò)散區(qū)(例如，源／漏區(qū))18、溝道區(qū)(例如，P-型半導(dǎo)體層的部分)和由P+多晶硅制成的柵電極14。在溝道區(qū)上形成柵電極14。并且在其間插入有柵氧化膜12。還有，在柵電極14兩側(cè)壁形成柵極隔離層16。
在上述結(jié)構(gòu)中，如果利用N+型多晶硅層作為柵電極14，SOI層10c的厚度小于大約1000埃，即使不加?xùn)烹妷阂材艹浞趾谋M其溝道區(qū)。這是因?yàn)闇系篮蜄烹姌O之間的能帶結(jié)構(gòu)差別產(chǎn)生的。于是，在SOI層10c的底部不產(chǎn)生由P+(源)，P-(溝道)，和P+(漏)型區(qū)形成的體電流通道(中性區(qū))。并且，當(dāng)施加負(fù)柵電壓時(shí)，可能在溝道區(qū)表面形成積累溝道。
但是，如果在具有上述結(jié)構(gòu)的常規(guī)MOS晶體管中，SOI層10c的厚度是約1400埃，即使不加?xùn)烹妷?，也不充分耗盡溝道區(qū)。于是，在SOI層10c產(chǎn)生由P+(源)，P-(溝道)，和P+(漏)型區(qū)形成的體電流通道(中性區(qū))，這樣，即使不加?xùn)烹妷?，由于產(chǎn)生體電流，也增加一些漏電流。當(dāng)在源和漏之間加電壓時(shí)，容易在溝道區(qū)底部引起耗盡。這導(dǎo)致源漏擊穿電壓降低。
還有，如果在上述的結(jié)構(gòu)中縮短溝道長度，則引起嚴(yán)重增加短溝道效應(yīng)的新問題。
本發(fā)明旨在解決上述問題，本發(fā)明的目的是提供具有SOI結(jié)構(gòu)的MOS晶體管，能夠有效地降低源和漏之間的擊穿電壓，并且改善短溝道效應(yīng)。
本發(fā)明的另一個(gè)目的是提供具有SOI結(jié)構(gòu)的MOS晶體管的制造方法，該晶體管能夠有效地降低源和漏之間的擊穿電壓，并且改善短溝道效應(yīng)。
按照本發(fā)明的一個(gè)方面，提供一種具有SOI結(jié)構(gòu)的半導(dǎo)體器件，其包括具有主表面的半導(dǎo)體襯底；在半導(dǎo)體襯底的主表面上形成的絕緣層；在絕緣層上形成并具有元件形成區(qū)的半導(dǎo)體層；在半導(dǎo)體層的元件形成區(qū)中形成的溝道區(qū)，所述的溝道區(qū)具有第一導(dǎo)電型；在半導(dǎo)體層的底部形成的雜質(zhì)注入?yún)^(qū)，所述的雜質(zhì)注入?yún)^(qū)具有和第一導(dǎo)電類型相反的第二導(dǎo)電類型；一對(duì)第一導(dǎo)電類型的雜質(zhì)擴(kuò)散區(qū)，形成為其間夾著在元件形成區(qū)中的溝道區(qū)；在溝道區(qū)上形成的柵電極，在其間插入絕緣層；在元件形成區(qū)中的雜質(zhì)擴(kuò)散區(qū)的下面分別形成的第一導(dǎo)電類型的一對(duì)擴(kuò)散區(qū)延伸區(qū)，所述的擴(kuò)散區(qū)延伸區(qū)相對(duì)于雜質(zhì)擴(kuò)散區(qū)具有相對(duì)低的摻雜濃度；一對(duì)第二導(dǎo)電類型的注入?yún)^(qū)延伸區(qū)，形成在元件區(qū)中的雜質(zhì)注入?yún)^(qū)的兩端，位于各擴(kuò)散區(qū)延伸區(qū)和雜質(zhì)區(qū)之間；其中，在雜質(zhì)擴(kuò)散區(qū)下面分別形成一對(duì)PN結(jié)，每個(gè)PN結(jié)由每個(gè)擴(kuò)散區(qū)和與其相鄰的每個(gè)注入?yún)^(qū)延伸區(qū)構(gòu)成；并且其中，注入?yún)^(qū)延伸區(qū)相對(duì)于雜質(zhì)注入?yún)^(qū)具有相對(duì)高的摻雜濃度。
按照本發(fā)明的另一方面，提供一種制造具有SOI結(jié)構(gòu)的半導(dǎo)體器件的方法，其包括以下步驟在半導(dǎo)體襯底的主表面上形成半導(dǎo)體層，在其間具有絕緣層，形成SOI襯底；把雜質(zhì)注入到半導(dǎo)體層，形成直接和絕緣層接觸的雜質(zhì)注入?yún)^(qū)；把雜質(zhì)注入到半導(dǎo)體層，在第二導(dǎo)電類型的雜質(zhì)注入?yún)^(qū)上形成第一導(dǎo)電類型的元件形成區(qū)；在元件形成區(qū)上形成柵結(jié)構(gòu)；利用柵結(jié)構(gòu)作為掩模把雜質(zhì)注入到元件形成區(qū)，形成第一導(dǎo)電類型的第一雜質(zhì)注入層；利用柵結(jié)構(gòu)作為掩模把雜質(zhì)注入到元件形成區(qū)，在第一雜質(zhì)注入層下面形成第一導(dǎo)電類型的第二雜質(zhì)注入層；利用柵結(jié)構(gòu)作為掩模把雜質(zhì)注入到雜質(zhì)注入?yún)^(qū)，在雜質(zhì)注入?yún)^(qū)內(nèi)部形成第二導(dǎo)電類型的第三雜質(zhì)注入層；進(jìn)行熱處理，以擴(kuò)散第一、第二和第三雜質(zhì)注入層；其中，擴(kuò)散第一雜質(zhì)注入層形成一對(duì)源／漏區(qū)；擴(kuò)散第二雜質(zhì)注入?yún)^(qū)形成相對(duì)于上述源／漏區(qū)具有較低摻雜濃度的一對(duì)源／漏區(qū)延伸區(qū)；擴(kuò)散第三雜質(zhì)注入層，在雜質(zhì)注入?yún)^(qū)的兩端形成一對(duì)注入?yún)^(qū)延伸區(qū)。
下面結(jié)合附圖來詳述本發(fā)明的優(yōu)選實(shí)施例。附圖中圖1是表示具有SOI結(jié)構(gòu)的常規(guī)MOS晶體管的橫截面圖；圖2A至2D是表示按照本發(fā)明的實(shí)施例具有SOI結(jié)構(gòu)的MOS晶體管的橫截面圖；和圖3是表示圖1和圖2D所示的MOS晶體管特性的曲線圖。
下面結(jié)合優(yōu)選實(shí)施例敘述本發(fā)明，但是，要認(rèn)識(shí)到，在不脫離所附權(quán)利要求書所限定的本發(fā)明的保護(hù)范圍的情況下，可以廣泛地修改和變化本發(fā)明。
參看圖2D，按照本發(fā)明的實(shí)施例的新穎的MOS晶體管，包括一個(gè)SOI結(jié)構(gòu)，其由硅襯底100a、掩埋氧化膜100b和SOI層(例如，P-型半導(dǎo)體層)100c形成。在硅襯底100a的主表面上形成掩埋氧化層100b。在掩埋氧化層100b上形成SOI層100c。在SOI層100c上形成的MOS晶體管包括P+擴(kuò)散區(qū)(例如，源和漏區(qū))112a和112b、溝道區(qū)(例如，P-型半導(dǎo)體層)104和由P+型多晶硅構(gòu)成的柵電極108。在溝道區(qū)形成柵電極108，在其間插入柵氧化膜106。另外，在柵電極108的兩側(cè)壁上形成柵隔離層110。
MOS晶體管還包括輕摻雜P0雜質(zhì)離子的源和漏延伸區(qū)114a和114b和在SOI層100c底部形成的N型雜質(zhì)注入?yún)^(qū)。在P+源區(qū)112a和掩埋氧化層100b之間，形成P0源延伸區(qū)114a，在P+源區(qū)112b和掩埋氧化層100b之間，形成P0漏延伸區(qū)114b。在SOI層100c的底部形成的N型雜質(zhì)注入?yún)^(qū)包括三個(gè)區(qū)域，即N-型區(qū)116a、N-型區(qū)102和N-型區(qū)116b。在源和漏延伸區(qū)114a和114b之間順次地形成上述區(qū)域116a、102和116b，則可能防止在SOI層100c的底部產(chǎn)生體電流通路。于是，當(dāng)把電壓施加在源和漏區(qū)112a和112b時(shí)，分別在源和漏區(qū)112a和112b區(qū)的下面形成PN結(jié)。由源／漏延伸區(qū)114a或114b和N-型區(qū)(即N-型延伸區(qū))116a或116b構(gòu)成各PN結(jié)。與圖1所示的常規(guī)MOS晶體管的P+／P-結(jié)比較，雖然SOI層100c的厚度大于大約1400埃，這些PN結(jié)也可以用作有效地阻止產(chǎn)生體電流通路。而且，即使SOI層100c的厚度大于約1400埃，由于有PN結(jié)，所以難于在SOI層100c中產(chǎn)生耗盡區(qū)。這導(dǎo)致難于產(chǎn)生溝道穿通現(xiàn)象，由此可以改善短溝道效應(yīng)。
下面，參照?qǐng)D2A至2D敘述制造上述的MOS晶體管的方法。
參照?qǐng)D2A，制造SOI襯底100，其具有硅襯底100a、掩埋氧化層100b和SOI層(例如，半導(dǎo)體層)100c。按照大約100KeV和約8×1011原子／cm2的條件，把N型雜質(zhì)離子，例如，磷(P)離子注入到SOI襯底100的SOI層100c中，以便在SOI層100c的底部形成N-型雜質(zhì)注入?yún)^(qū)102。接著，按照大約40KeV，7×1011原子／cm2的條件，把P型雜質(zhì)離子，例如，BF2離子注入到SOI層100c中，以便形成元件形成區(qū)，特別是，位于在N-型雜質(zhì)注入?yún)^(qū)102上的P-型溝道區(qū)104。
如圖2B所示，順序地淀積柵氧化層110和柵多晶硅層108，再利用眾所周知的光刻工藝進(jìn)行構(gòu)圖，來形成柵電極。在柵電極的兩側(cè)壁上，形成柵隔離層110，由此形成柵結(jié)構(gòu)。
參看圖2C，在大約30KeV和大約2×1015原子／cm2的條件下，利用柵結(jié)構(gòu)作為源／漏形成掩模，把P型雜質(zhì)，例如，BP2離子注入到SOI襯底100c，在SOI襯底100c的柵結(jié)構(gòu)兩側(cè)形成雜質(zhì)注入層112。同樣的，在大約60KeV和大約1×1015原子／cm2的條件下，把BF2離子注入到SOI襯底100c，在雜質(zhì)注入層112的下面和SOI襯底100c中，形成雜質(zhì)注入層114。正如這里所看到的，雜質(zhì)注入層114具有低于源／漏雜質(zhì)注入層112的濃度和高于P-型溝道區(qū)104的濃度。接著，在大約180KeV和大約2×1013原子／cm2的條件下，利用柵結(jié)構(gòu)作為掩模，把N型雜質(zhì)，例如，砷(As)離子注入到N-型雜質(zhì)注入?yún)^(qū)102，形成雜質(zhì)注入層116。由于在相對(duì)于SOI襯底100大約15度角進(jìn)行砷離子注入，和雜質(zhì)注入層112和114的位置比較，在N-型雜質(zhì)注入?yún)^(qū)102的內(nèi)側(cè)部分，形成雜質(zhì)注入層116。
最后，如圖2D所示，利用熱處理擴(kuò)散雜質(zhì)注入層112、114和116，從而同時(shí)形成P+型源／漏區(qū)112a，112b、P0型源／漏延伸區(qū)114a，114b和N-型區(qū)116a，116b。
由圖2D可見，P0源／漏延伸區(qū)114a和114b，分別位于P+型源／漏區(qū)112a和112b的下面。在N-型雜質(zhì)注入?yún)^(qū)102的兩端，形成N-型區(qū)形成116a和116b，分別位于P0型源／漏延伸區(qū)114a和114b的兩側(cè)。P0型源延伸區(qū)114a和N-型區(qū)(即，N-型延伸區(qū))116a構(gòu)成一個(gè)PN結(jié)，即使SOI層100c的厚度大于1400埃，也能有效地用于阻止在源漏區(qū)之間的SOI層100c的底部產(chǎn)生體電流通路。P0型漏延伸區(qū)114a和N-型區(qū)(即，N-型延伸區(qū))116b構(gòu)成另一個(gè)PN結(jié)，用于有效地阻止在源漏區(qū)之間的SOI層100c的底部產(chǎn)生體電流通路。結(jié)果，如圖3所示，能夠改善源漏區(qū)之間的擊穿電壓。
這樣，本發(fā)明的具有SOI結(jié)構(gòu)的MOS晶體管具有下列優(yōu)點(diǎn)，即使SOI厚度大于1400埃，由于在源／漏區(qū)的下面形成PN結(jié)，其能有效地阻止在SOI層底部產(chǎn)生體電流通路。
還有，本發(fā)明還有下列優(yōu)點(diǎn)，因?yàn)橛蠵N結(jié)，在SOI層的底部產(chǎn)生耗盡區(qū)是困難的。結(jié)果，不產(chǎn)生穿通現(xiàn)象，由此改進(jìn)短溝道效應(yīng)。
權(quán)利要求
1．一種具有SOI結(jié)構(gòu)的半導(dǎo)體器件，其包括具有主表面的半導(dǎo)體襯底；在半導(dǎo)體襯底的主表面上形成的絕緣層；在絕緣層上形成并具有元件形成區(qū)的半導(dǎo)體層；在半導(dǎo)體層的元件形成區(qū)中形成的溝道區(qū)，所述的溝道區(qū)具有第一導(dǎo)電型；在半導(dǎo)體層的底部形成的雜質(zhì)注入?yún)^(qū)，所述的雜質(zhì)注入?yún)^(qū)具有和第一導(dǎo)電類型相反的第二導(dǎo)電類型；一對(duì)第一導(dǎo)電類型的雜質(zhì)擴(kuò)散區(qū)，形成為其間夾著在元件形成區(qū)中的溝道區(qū)；在溝道區(qū)上形成的柵電極，在其間插入絕緣層；在元件形成區(qū)中的雜質(zhì)擴(kuò)散區(qū)的下面分別形成的第一導(dǎo)電類型的一對(duì)擴(kuò)散區(qū)延伸區(qū)，所述的擴(kuò)散區(qū)延伸區(qū)相對(duì)于雜質(zhì)擴(kuò)散區(qū)具有相對(duì)低的摻雜濃度；一對(duì)第二導(dǎo)電類型的注入?yún)^(qū)延伸區(qū)，形成在元件區(qū)中的雜質(zhì)注入?yún)^(qū)的兩端，位于各擴(kuò)散區(qū)延伸區(qū)和雜質(zhì)區(qū)之間；其中，在雜質(zhì)擴(kuò)散區(qū)下面分別形成一對(duì)PN結(jié)，每個(gè)PN結(jié)由每個(gè)擴(kuò)散區(qū)和與其相鄰的每個(gè)注入?yún)^(qū)延伸區(qū)構(gòu)成；并且其中，注入?yún)^(qū)延伸區(qū)相對(duì)于雜質(zhì)注入?yún)^(qū)具有相對(duì)高的摻雜濃度。
2．按照權(quán)利要求1所述的半導(dǎo)體器件，其中，所述的半導(dǎo)體層具有大于大約1400埃的厚度。
3．按照權(quán)利要求1所述的半導(dǎo)體器件，其中，所有的擴(kuò)散區(qū)延伸區(qū)、注入?yún)^(qū)延伸區(qū)和雜質(zhì)注入?yún)^(qū)都形成為直接和絕緣層接觸。
4．一種制造具有SOI結(jié)構(gòu)的半導(dǎo)體器件的方法，其包括以下步驟在半導(dǎo)體襯底的主表面上形成半導(dǎo)體層，在其間具有絕緣層，形成SOI襯底；把雜質(zhì)注入到半導(dǎo)體層，形成直接和絕緣層接觸的雜質(zhì)注入?yún)^(qū)；把雜質(zhì)注入到半導(dǎo)體層，在第二導(dǎo)電類型的雜質(zhì)注入?yún)^(qū)上形成第一導(dǎo)電類型的元件形成區(qū)；在元件形成區(qū)上形成柵結(jié)構(gòu)；利用柵結(jié)構(gòu)作為掩模把雜質(zhì)注入到元件形成區(qū)，形成第一導(dǎo)電類型的第一雜質(zhì)注入層；利用柵結(jié)構(gòu)作為掩模把雜質(zhì)注入到元件形成區(qū)，在第一雜質(zhì)注入層下面形成第一導(dǎo)電類型的第二雜質(zhì)注入層；利用柵結(jié)構(gòu)作為掩模把雜質(zhì)注入到雜質(zhì)注入?yún)^(qū)，在雜質(zhì)注入?yún)^(qū)內(nèi)部形成第二導(dǎo)電類型的第三雜質(zhì)注入層；進(jìn)行熱處理，以擴(kuò)散第一、第二和第三雜質(zhì)注入層；其中，擴(kuò)散第一雜質(zhì)注入層形成一對(duì)源／漏區(qū)；擴(kuò)散第二雜質(zhì)注入?yún)^(qū)形成相對(duì)于上述源／漏區(qū)具有較低摻雜濃度的一對(duì)源／漏區(qū)延伸區(qū)；擴(kuò)散第三雜質(zhì)注入層，在雜質(zhì)注入?yún)^(qū)的兩端形成一對(duì)注入?yún)^(qū)延伸區(qū)。
5．按照權(quán)利要求4所述的方法，其中，所有的擴(kuò)散區(qū)延伸區(qū)、注入?yún)^(qū)延伸區(qū)和雜質(zhì)注入?yún)^(qū)，都形成為直接和絕緣層接觸。
6．按照權(quán)利要求4所述的方法，其中，通過注入磷離子形成所述的雜質(zhì)注入?yún)^(qū)。
7．按照權(quán)利要求6所述的方法，其中，在大約100KeV和大約8×1011原子／cm2的條件下，進(jìn)行所述磷離子注入。
8．按照權(quán)利要求4所述的方法，其中，通過注入BF2離子形成所述的元件形成區(qū)。
9．按照權(quán)利要求8所述的方法，其中，在大約40KeV和大約7×1011原子／cm2的條件下，進(jìn)行所述BF2離子注入。
10．按照權(quán)利要求4所述的方法，其中，在大約30KeV和大約2×1015原子／cm2的條件下，注入BF2離子來形成所述的第一雜質(zhì)注入層。
11．按照權(quán)利要求4所述的方法，其中，在大約60KeV和大約1×1015原子／cm2的條件下，注入BF2離子，來形成所述的第二雜質(zhì)注入層。
12．按照權(quán)利要求4所述的方法，其中，在大約180KeV和大約2×1013原子／cm2的條件下，注入砷離子，來形成所述的第三雜質(zhì)注入層。
13．按照權(quán)利要求12所述的方法，其中，在相對(duì)SOI結(jié)構(gòu)成大約15度角的條件下，注入所述的砷離子。
全文摘要
一種MOS晶體管,其包括輕摻雜P
文檔編號(hào)H01L29/786GK1204158SQ98114959
公開日1999年1月6日 申請(qǐng)日期1998年5月9日 優(yōu)先權(quán)日1997年5月9日
發(fā)明者康佑鐸 申請(qǐng)人:三星電子株式會(huì)社