專利名稱：用于制造非易失存儲(chǔ)器件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用來(lái)制造非易失存儲(chǔ)器件的方法，特別是涉及一種用來(lái)制造具有程序柵的一簡(jiǎn)單層疊結(jié)構(gòu)的非易失存儲(chǔ)器件。
諸如閃速電可擦除可編程只讀存儲(chǔ)器(閃速EEPROM)和EEPROM之類的決定于非易失存儲(chǔ)器件的封裝密度的這些存儲(chǔ)器的有效尺寸取決于單元的尺寸和單元的排列結(jié)構(gòu)，在這些存儲(chǔ)單元的一個(gè)方面中，最小單元結(jié)構(gòu)是一簡(jiǎn)單的層疊結(jié)構(gòu)。
如

圖1所示，一非易失存儲(chǔ)器件具有一普通的層疊結(jié)構(gòu)。在一P型半導(dǎo)體襯底11上有一隧道氧化層12，在隧道氧化層12上有一浮置柵13，在該浮置柵13之上形成有一控制柵15。在控制柵15和浮置柵13之間有一介質(zhì)層14。在浮置柵13兩側(cè)的半導(dǎo)體襯底11的表面下面形成有N型雜質(zhì)區(qū)域16。
如圖2所示，圖2示出了一種具有簡(jiǎn)單層疊的非易失存儲(chǔ)器件的存儲(chǔ)單元的陣列結(jié)構(gòu)，在彼此相距一預(yù)定距離的方向上在半導(dǎo)體襯底(未示出)上構(gòu)成字線17；在垂直于字線17并彼此相距一預(yù)定距離的方向上構(gòu)成金屬位線18。在與字線17相同的方向上每隔二個(gè)字線17構(gòu)成一公共漏極線20。因?yàn)槊慷€(gè)單元需要一金屬觸點(diǎn)，所以存儲(chǔ)單元的有效尺寸變得較大。
為了解決這樣一個(gè)問(wèn)題，發(fā)明了一種不需金屬觸點(diǎn)的非易失存儲(chǔ)器件。
圖3是一其中不需金屬接觸孔的非易失存儲(chǔ)器件的陣列電路圖，圖4是沿圖3的I-I線看到的該非易失存儲(chǔ)器件的構(gòu)成。
在一其中不需金屬接觸孔的常規(guī)非易失存儲(chǔ)器件中，源極和漏極雜質(zhì)區(qū)域被用作為位線。這就是說(shuō)，在彼此相距一預(yù)定距離的方向上構(gòu)成若干對(duì)n型濃摻雜質(zhì)區(qū)域(未計(jì)算)，在彼此相距一預(yù)定距離的垂直于該雜質(zhì)區(qū)域處構(gòu)成字線23。這時(shí)，雜質(zhì)區(qū)域?qū)τ筛綦x層28隔離。一雜質(zhì)區(qū)域?qū)Ρ挥米鳛橐辉礃O和一漏極以及n+位線29。
浮置柵24被置于字線23和雜質(zhì)區(qū)域?qū)χg。這時(shí)，在浮置柵24上面的字線23變成控制柵。在控制柵和浮置柵24之間構(gòu)成一介質(zhì)層26，和在浮置柵24和半導(dǎo)體襯底21之間構(gòu)成一柵極氧化層27。
在n+位線29的端部，安置有多個(gè)選擇n+位線29的選擇晶體管30。被連接到多個(gè)選擇晶體管30的金屬接觸孔31使選擇晶體管30與金屬數(shù)據(jù)線(未示出)相連。
如上所述，即使在不需金屬接觸孔的該非易失存儲(chǔ)器件中，由于雜質(zhì)區(qū)域的電阻即使不形成每一單元的位線，每32單元或多于32單元需要一金屬接觸孔。因此可縮小有效單元尺寸。
但是，因?yàn)樵谄渲胁恍杞饘俳佑|孔的這種常規(guī)非易失存儲(chǔ)器件具有一簡(jiǎn)單的層疊結(jié)構(gòu)，所以在字線的方向上兩個(gè)相鄰的單元是在相同的偏壓狀態(tài)下。因此，在那里可產(chǎn)生一非選擇單元被編程或被擦除的程序干擾。為了解決這種程序干擾，位線彼此被分離以在相鄰單元之間分離源極和漏極。因此，具有選擇柵的一不對(duì)稱結(jié)構(gòu)的溝道分割單元被用作存儲(chǔ)單元。
圖5示出了一種在其中源極被從漏極分離的非易失性存儲(chǔ)器件的陣列電路圖，圖6示出了在沒(méi)有改進(jìn)的金屬接觸孔的情況下一非易失存儲(chǔ)單元的結(jié)構(gòu)的剖視圖。
如圖5所示，在不需要金屬接觸孔的一非易失存儲(chǔ)器件中，因?yàn)槊總€(gè)單元源極和漏極是分開(kāi)的，所以源極線和漏極線對(duì)32和33被形成在彼此相距一預(yù)定距離的方向上，其中源極線32被連接到n型濃摻雜源極雜質(zhì)區(qū)域(未示出)和漏極線33被連接到n型濃摻雜漏極雜質(zhì)區(qū)域(未示出)。字線23被形成在與源極和漏極線32和33正交位置。
每條金屬數(shù)據(jù)線34被安置在漏極線33的一端與漏極線33相同方向上。若干選擇晶體管30被形成在源極和漏極線32和33的端部。被連接到選擇晶體管30的金屬接觸孔31連接到選擇晶體管和金屬數(shù)據(jù)線34。
圖6示出了利用溝道分割單元的在沒(méi)有改進(jìn)的金屬接觸孔的一非易失存儲(chǔ)器件，浮置柵24被置于一柵極氧化物層27上，而柵極氧化物層27置于一P型半導(dǎo)體襯底21上。在浮置柵24上面形成一控制柵25。選擇柵35形成在柵極氧化物層27上并在控制柵25的上面。在選擇柵35和控制柵25以及浮置柵24之間、和在控制柵25和浮置柵24之間形成一介電層。一對(duì)n型源極和漏極區(qū)域22被形成在半導(dǎo)體襯底21表面的下面。此時(shí)，源極和漏極區(qū)域22中的一個(gè)被形成在浮置柵24的一側(cè)的一直線上而另一個(gè)被形成在與浮置柵24的另一側(cè)相距一間隔的位置上。
這種常規(guī)的非易失存儲(chǔ)器件有若干問(wèn)題。首先，它提供了一小的有效單元尺寸，還因?yàn)樗幸缓?jiǎn)單的層疊結(jié)構(gòu)，在字線方向上的兩個(gè)相鄰單元是在相同偏置條件下，所以產(chǎn)生了在編程時(shí)非選擇單元被編程或被擦除的程序干擾。其次，雖然在其中每個(gè)單元的源極和漏極被分離或者在其中使用了具有一非對(duì)稱結(jié)構(gòu)的溝道分離單元的沒(méi)有金屬接觸孔的一非易失存儲(chǔ)器件中不產(chǎn)生程序干擾，但由于位線或選擇柵的分離使得一單位單元的尺寸增加。
因此，本發(fā)明提出了一種用來(lái)制造一非易失存儲(chǔ)器件的方法，該方法實(shí)際上避免了由于相關(guān)技術(shù)的限制和缺點(diǎn)所產(chǎn)生的幾個(gè)問(wèn)題。
本發(fā)明的一個(gè)目的是提供一種用來(lái)制造一非易失存儲(chǔ)器件的方法，該非易失存儲(chǔ)器件通過(guò)消除程序干擾而具有一小的有效單元尺寸。
本發(fā)明的附加的特征和優(yōu)點(diǎn)將在隨后的說(shuō)明中予以陳述并且從說(shuō)明中可知部分內(nèi)容是顯而易見(jiàn)的，或者也可通過(guò)本發(fā)明的實(shí)踐而得到教導(dǎo)。通過(guò)在所撰寫(xiě)的說(shuō)明書(shū)和權(quán)利要求以及附圖所指出的實(shí)際結(jié)構(gòu)可實(shí)現(xiàn)和獲得本發(fā)明的目的和優(yōu)點(diǎn)。
為了實(shí)現(xiàn)這些和其它的優(yōu)點(diǎn)并且根據(jù)本發(fā)明的目的，作為概要和概括地描述，用來(lái)制造一非易失存儲(chǔ)器件的方法包括如下的步驟在第一導(dǎo)電型的一襯底的表面下面，在彼此相距一預(yù)定距離的方向上形成第二導(dǎo)電型的位線；相繼地形成一隔離層和一第一導(dǎo)電層并隨后有選擇地除去該隔離層和第一導(dǎo)電層使在垂直于位線處彼此相隔離以形成第一導(dǎo)電線；在該襯底上形成一柵極隔離層和同時(shí)地在該隔離層上在第一導(dǎo)電線的表面上形成一隧道隔離層；在整個(gè)表面上形成一第二導(dǎo)電層，并有選擇地去除第二導(dǎo)電層、隧道隔離層和第一導(dǎo)電線以形成用于該位線之間的浮置柵和程序柵的第二導(dǎo)電線；在第二導(dǎo)電線上形成一介質(zhì)膜；相繼地在包括介質(zhì)層的整個(gè)表面上形成第三導(dǎo)電層和一絕緣層，有選擇地去除絕緣層、第三導(dǎo)電層、介質(zhì)層和第二導(dǎo)電線以在第一導(dǎo)電線之間和垂直該位線處形成字線和浮置柵；在該所構(gòu)圖的絕緣層、字線、介質(zhì)層和浮置柵的兩側(cè)形成絕緣側(cè)壁墊；利用該絕緣側(cè)壁墊作為掩模有選擇地對(duì)該程序隧道效應(yīng)絕緣層構(gòu)圖，以形成接觸孔，在位線之間的絕緣層上形成通過(guò)該接觸孔電連接到程序柵的程序線。
應(yīng)理解的是前面的概括說(shuō)明和下面的詳細(xì)說(shuō)明是典型和解釋性的是欲對(duì)本發(fā)明的權(quán)利保護(hù)提供進(jìn)一步的解釋。
本發(fā)明的這些和各種其它的目的、特征和優(yōu)點(diǎn)在讀閱了參照附圖而作的詳細(xì)說(shuō)明之后將會(huì)容易理解。
圖1是一種具有一簡(jiǎn)單層疊結(jié)構(gòu)的一般非易失存儲(chǔ)單元的結(jié)構(gòu)的剖視圖；圖2是一具有簡(jiǎn)單層疊結(jié)構(gòu)的一般非易失存儲(chǔ)器件的陣列的電路圖；圖3是一沒(méi)有金屬接觸孔的常規(guī)非易失存儲(chǔ)器件的陣列電路圖；圖4是沿圖3的I-I線所示的沒(méi)有金屬接觸孔的非易失存儲(chǔ)器件的結(jié)構(gòu)的剖面圖；圖5是在其中每個(gè)單元的源極和漏極是分離的沒(méi)有金屬接觸孔的一非易失存儲(chǔ)器件的陣列電路圖；圖6是沒(méi)有利用溝道分離單元的改進(jìn)的金屬接觸孔的一非易失存儲(chǔ)單元的結(jié)構(gòu)的剖視圖；圖7是根據(jù)本發(fā)明的一非易失存儲(chǔ)單元的一符號(hào)；圖8是根據(jù)本發(fā)明的非易失存儲(chǔ)單元結(jié)構(gòu)的第一陣列的電路圖；圖9是根據(jù)本發(fā)明的非易失存儲(chǔ)單元結(jié)構(gòu)的第二陣列的電路圖；圖10是根據(jù)本發(fā)明的一非易失存儲(chǔ)器件的布圖；圖11是沿圖10的I-I線所示的該非易失存儲(chǔ)器件的一剖視圖；圖12是沿圖10的II-II線所示的該非易失存儲(chǔ)器件的一剖視圖；圖13是沿圖10的III-III線所示的該非易失存儲(chǔ)器件的一剖視圖；圖14是沿圖10的IV-IV線所示的該非易失存儲(chǔ)器件的一剖視圖；圖15A-15D是根據(jù)本發(fā)明的最佳實(shí)施例，沿圖10的I-I線說(shuō)明用來(lái)制造該非易失存儲(chǔ)器件的方法的處理步驟的剖視圖；圖16A-16D是根據(jù)本發(fā)明的最佳實(shí)施例，沿圖10的II-II線說(shuō)明用來(lái)制造該非易失存儲(chǔ)器件的方法的處理步驟剖視圖。
現(xiàn)在詳細(xì)說(shuō)明本發(fā)明的最佳實(shí)施例，在附圖中給出了這些例子。
圖7示出了本發(fā)明的一非易失存儲(chǔ)器單元的符號(hào)，圖8是根據(jù)本發(fā)明非易失存儲(chǔ)單元結(jié)構(gòu)的第一陣列的電路圖，圖9是根據(jù)本發(fā)明的非易失存儲(chǔ)單元結(jié)構(gòu)的第二陣列的電路圖，和圖10是根據(jù)本發(fā)明的一非易失存儲(chǔ)器件的布圖。
如圖7所示，一非易失存儲(chǔ)單元包括一控制柵60、一浮置柵53、n+位線42和一程序柵49。此時(shí)，該n+位線的功能是作為源極和漏極。在源極和漏極之間有監(jiān)控電流流動(dòng)，而在浮置柵53和程序柵49之間程序電流流動(dòng)。在編程時(shí)，利用隧道效應(yīng)而在程序柵49和浮置柵53之間形成隧道二極管，因此通過(guò)對(duì)于浮置柵53所提供的電荷來(lái)執(zhí)行編程。
如圖8中所示的非易失存儲(chǔ)器件，多個(gè)字線51以彼此相距一預(yù)置距離的方式被形成在半導(dǎo)體襯底(未示出)上。多個(gè)n+位線42以彼此相距一預(yù)置距離的方式與多個(gè)字線51垂直地被形成，以形成精確的矩形。多個(gè)程序線55以與n+位線42相同的方向形成在該半導(dǎo)體襯底上。
參見(jiàn)圖9，為了降低程序耦合，程序線55可被形成在一對(duì)相鄰的n+位線42之間。為了從多個(gè)非易失存儲(chǔ)單元56中選擇，分別將正8V和負(fù)8V加到字線51的控制柵60和程序線55的程序柵49，以產(chǎn)生隧道效應(yīng)。另外，分別將OV和正電壓加到程序柵49和控制柵60，以選擇單元。另外，將一正電壓和一負(fù)電壓分別加到控制柵60和程序柵49，并且在一初期編程中同時(shí)將偏壓加到源極和漏極以接通該溝道以便漏極電流流通。然后利用一讀出放大器，該漏極電流被監(jiān)控以便通過(guò)該程序柵49利用隧道效應(yīng)完成編程并且在此時(shí)監(jiān)控浮置柵48的電荷的變化。
如圖10所示，在一P型半導(dǎo)體襯底(未示出)的一方向上以彼此相距一預(yù)置距離的方式形成多個(gè)n+位線42。在這種情況中，在一存儲(chǔ)單元中該n+位線42是雜質(zhì)區(qū)域以及源極和漏極。多個(gè)字線51以彼此相距一預(yù)置距離的方式與該n+位線42垂直地被形成。場(chǎng)氧化物層44以彼此相距一預(yù)置距離的方式與該n+位線42相垂直地被形成。程序線55以彼此相距一預(yù)置距離的方式在與該n+位線相同的方向上被形成。
在P型半導(dǎo)體襯底上，在n+位線42之間和場(chǎng)氧化層44之間形成一矩陣型的島狀浮置柵53。這時(shí)，形成每一字線51以覆蓋在與字線51相同方向上形成的多個(gè)浮置柵53。在一存儲(chǔ)單元中每一字線51是一控制柵60。在與相應(yīng)的程序線55相同的方向上，在該場(chǎng)氧化層44上形成程序柵49。這時(shí)，每一n+位線42、每一浮置柵53、每一字線51和每一程序線55都相互隔離。在兩個(gè)單元之間的該場(chǎng)氧化物層44上形成程序柵49。因而不影響一單元的尺寸。在該浮置柵53之間形成程序隧道氧化層47，因而能夠利用隧道效應(yīng)編程。
圖11是沿圖10的I-I線所示的該非易失存儲(chǔ)器件的結(jié)構(gòu)的剖視圖，圖12是沿圖10的II-II線所示的該非易失存儲(chǔ)器件的結(jié)構(gòu)的剖視圖。圖13是沿圖10的III-III線所示的該非易失存儲(chǔ)器件的結(jié)構(gòu)的剖視圖。圖14是沿圖10的IV-IV線所示的該非易失存儲(chǔ)器件的結(jié)構(gòu)的剖視圖。
如沿圖10的I-I線所示的圖11所示，該非易失存儲(chǔ)器件包括有以彼此相距一預(yù)置距離的方式在一P型半導(dǎo)體襯底41的表面下面所形成的n+位線42；在包含有n+位線42的該半導(dǎo)體襯底41上所形成的一柵極氧化層46；在該n+位線42的兩側(cè)在柵極氧化層46上所形成的多個(gè)浮置柵53；在浮置柵53的表面所形成的一介質(zhì)膜50；在包含有介質(zhì)膜50的整個(gè)表面上所形成的一字線51；在該字線51上所形成的一第二氧化層52；和在該浮置柵53的上面在第二氧化層52上所形成的多個(gè)程序線55。
如沿圖10的II-II線所示的圖12中，該非易失存儲(chǔ)器件包括有以彼此相距一預(yù)置距離的方式在一P型半導(dǎo)體襯底41上所形成的多個(gè)場(chǎng)氧化層44；在該場(chǎng)氧化層44的兩側(cè)在該半導(dǎo)體襯底上所形成的柵極氧化層46；在該場(chǎng)氧化層44上所形成的程序柵極49；在該場(chǎng)氧化層44和程序柵極49上所形成的具有程序線接觸孔的程序隧道氧化層47；在該柵極氧化層46和該程序隧道氧化層47的部分所形成的浮置柵53；在該浮置柵53上所形成的介質(zhì)層50；在該程序隧道層47和字線51上所形成的具有程序線接觸孔的第二氧化層52；和在第二氧化層52上所形成的通過(guò)該程序線接觸孔與程序柵極49電連接的程序線55。
如沿圖10的III-III線所示的圖13所示，該非易失存儲(chǔ)器件包括有包含在一P型半導(dǎo)體襯底41上的柵極氧化層46的牢固的n+位線42；在包含n+位線42的半導(dǎo)體襯底41中所形成的場(chǎng)氧化層44；和在柵極氧化層46和場(chǎng)氧化層44的部分上所形成的字線51。
如沿圖10的IV-IV線所示的圖14，該非易失存儲(chǔ)器件包括在P型半導(dǎo)體襯底41中所形成的n+位線42和柵極氧化層46；在包含有n+位線42的半導(dǎo)體襯底41上所形成的一場(chǎng)氧化層44；在n+位線42兩側(cè)的該氧化層上所形成的程序柵49；和在每個(gè)程序柵極49的中心部分上所形成的每個(gè)程序線55。
下面將討論根據(jù)本發(fā)明的非易失存儲(chǔ)器件的擦除操作。擦除操作是通過(guò)一單元的柵極氧化層46到一半導(dǎo)體襯底41或到一程序柵49而執(zhí)行的。在對(duì)一半導(dǎo)體襯底41執(zhí)行的情況下，柵極氧化層46將形成適于隧道效應(yīng)的9-11nm的厚度。至于偏壓，將一負(fù)電壓或一地電壓加到控制柵60和將一正電壓加到漏極。
圖15A至15D和圖16A至16D是根據(jù)本發(fā)明的最佳實(shí)施例分別沿圖10的I-I線和II-II線說(shuō)明用來(lái)制造該非易失存儲(chǔ)器件的一種方法的工藝步驟。根據(jù)這種方法，在形成浮置柵之前形成程序柵。因此，一埋置的程序柵工藝的特征是將該程序柵置于該浮置柵之下。
開(kāi)始參見(jiàn)圖15A和16A，在P型半導(dǎo)體襯底41上淀積一層第一光刻膠，隨后有選擇地進(jìn)行曝光和顯影處理以在雜質(zhì)區(qū)域的部位除去光刻膠。接著，用第一光刻膠的圖形作為一掩模，用注入摻雜和擴(kuò)散n型濃雜質(zhì)離子以在該半導(dǎo)體襯底41的下面形n+位線。然后，除去所余留的第一光刻膠層。為了防止由于n+位線42的橫向擴(kuò)散而引起單元尺寸增大，在形成n+位線42之前就限定了n+位線42的部位，并隨后在該n+位線42的側(cè)邊形成高溫低壓介質(zhì)(HLD)側(cè)壁墊并隨后注入離子。
之后，通過(guò)一CVD工藝相繼形成一第一氧化層、具有離子摻雜的一第一多晶硅層和一第二光刻膠膜。接著，第二光刻膜被有選擇的進(jìn)行曝光和顯影處理以保留場(chǎng)氧化層上面的部位。用第二光刻膠圖形作為一掩模，第一氧化層和第一多晶硅層被有選擇地腐蝕以形成場(chǎng)氧化層44和第一多晶硅線45。然后，去除所余留的第二光刻膠膜。這時(shí)，該場(chǎng)氧化層44具有一線的形狀，和在該場(chǎng)氧化層44和n+位線42之間的區(qū)域是溝道區(qū)域。
參見(jiàn)圖15B和16B，在包含第一多晶硅層45的整個(gè)表面的上面進(jìn)行熱氧化處理以便通過(guò)第一多晶硅線45的表面的熱氧化生成一柵極氧化層46和程序隧道氧化層47。在這種情況下，形成柵極氧化層46以具有9-10nm的厚度；由于在該第一多晶硅線45中雜質(zhì)離子的高濃度和第一多晶線45本身的特性所形成的該程序隧道氧化層47的厚度比柵極氧化層46要厚；并且因?yàn)閚+位線42的雜質(zhì)離子的濃度高，所以在該n+位線42上的柵極氧化層46要厚，即70-300埃(A)。所以，在下面的工藝中在腐蝕該多晶硅層中可得到足夠的腐蝕位壘。
接著，在包含柵極氧化層46和程序隧道層47的整個(gè)表面上相繼地形成第二多晶硅層和第三光刻膠膜，并且隨后第三光刻膠膜被有選擇地進(jìn)行曝光和顯影處理以去除在n+位線42上的第三光刻膠膜。用第三光刻膜的圖形作為一掩模，該第二多晶硅層被有選擇地腐蝕以形成第二多晶硅線48。接著，該程序隧道氧化層47和第一多晶硅線45被有選擇地腐蝕以形成一矩形矩陣形狀的多個(gè)程序柵極49。隨后，去除所余留的第三光刻膠膜。在這種情況中，在形成該程序柵極49中，該場(chǎng)氧化層44也已被有選擇地腐蝕以具有一矩陣形狀而不是一線形狀。除此之外，該第二多晶硅線48覆蓋了溝道區(qū)域。
參見(jiàn)圖15C和16C，在該第二多晶硅線48上形成一介質(zhì)膜50，并且隨后在包含該介質(zhì)膜50的整個(gè)表面上相繼地形成第三多晶硅層、第二氧化層52、和第四光刻膠膜。在這種情況中，該介質(zhì)膜50是由一種氧化物或氧化物氮化物氧化物(ONO)制作的，從而消除了在運(yùn)作中所產(chǎn)生的漏泄電流。
第四光刻膠膜被進(jìn)行曝光和顯影處理以去除該場(chǎng)氧化層44上面的第四光刻膠膜。用第四光刻膠膜的圖象作一掩模，有選擇地腐蝕第二氧化層52、第三多晶硅層、介質(zhì)膜50和第二多晶硅線48。除去所余留的第四光刻膠膜。這時(shí)，在垂直于n+位線42處有選擇地腐蝕該第三多晶硅層以在場(chǎng)氧化層44之間形成字線51，并且有選擇地腐蝕該第二多晶硅層48以在n+位線42和場(chǎng)氧化層44之間在該柵極氧化層46上形成多個(gè)浮置柵53。在這種情況下，在通過(guò)氧化第一多晶硅層，即程序柵49，生成程序隧道氧化層47之后形成浮置柵53。因此，浮置柵53接觸該程序柵49并覆蓋相鄰程序柵極49的拐角部分，從而增加了耦合比和因而提高了隧道效應(yīng)的效率。另外，因?yàn)樵摮绦驏艠O49的表面是粗糙的，因而提高了隧道效應(yīng)的效率。也就是，由于該多晶硅的顆粒結(jié)構(gòu)使程序柵極49的表面具有粗糙的表面。因此，如果該多晶硅被氧化，則多晶硅和氧化層之間的交界面是粗糙的，并且該氧化層的表面的粗糙度變得平滑。為此，在粗糙的部分，電場(chǎng)被強(qiáng)化。當(dāng)在這樣的多晶硅上形成電極時(shí)，隧道效應(yīng)電流的特性被提高。
參見(jiàn)最后的圖15D和16D，在包含第二氧化層52的整個(gè)表面形成第三氧化層并且隨后利用深腐蝕處理有選擇地構(gòu)圖以在第二氧化層52、字線51、介質(zhì)層50和浮置柵53的兩側(cè)形成第三氧化側(cè)壁墊54。用第二氧化層52和第三氧化側(cè)壁墊54作為一掩模，并且程序柵極49作為一腐蝕限制(etchstopper)，該程序隧道效應(yīng)氧化層47被有選擇地腐蝕以暴露該程序柵極49的一部分。在包含有第二氧化層52和第三氧化側(cè)壁墊54的整個(gè)表面上形成程序線55。這時(shí)，在相鄰的一對(duì)n+位線42之間形成每一程序線55。
本發(fā)明用來(lái)制造一非易失存儲(chǔ)器件的方法具有若干優(yōu)點(diǎn)。具有一簡(jiǎn)單層疊結(jié)構(gòu)的非易失存儲(chǔ)單元通過(guò)加到程序柵和控制柵的預(yù)置電壓而選擇被編程或被擦除，因而不需要金屬接觸孔。因此，可提供一很小的有效單元尺寸并且抑制了程序干擾。另外，因?yàn)樵摮绦驏胖糜谠摳≈脰胖?，所以程序的特性通過(guò)該程序柵極貫穿到浮置柵，從而降低了工作電壓。
顯然，本技術(shù)領(lǐng)域的普通技術(shù)人員在不違背本發(fā)明的精神和不超出本發(fā)明的范圍的前提下可以對(duì)本發(fā)明的用來(lái)制造非易失存儲(chǔ)器件的方法作出各種改進(jìn)和變化。因此，本發(fā)明覆蓋了在權(quán)利要求和它們的等同條件的范圍內(nèi)對(duì)本發(fā)明所作的改進(jìn)和變化。
權(quán)利要求
1．一種用來(lái)制造一非易失存儲(chǔ)器件的方法，包括步驟在第一導(dǎo)電型的一襯底的表面下面，在彼此相距一預(yù)置距離的方向上形成第二導(dǎo)電型的位線；相繼地在該整個(gè)表面上形成一隔離層和第一導(dǎo)電層并隨后在垂直于該位線處有選擇地除去該隔離層和第一導(dǎo)電層以使其彼此隔離，從而形成第一導(dǎo)電線；在該襯底上形成一柵極隔離層和同時(shí)地在該隔離層上的第一導(dǎo)電線的表面上形成一隧道隔離層；在整個(gè)表面上形成一第二導(dǎo)電層，并有選擇地除去第二導(dǎo)電層、隧道隔離層和第一導(dǎo)電線以形成用于該位線之間的浮置柵和程序柵的第二導(dǎo)電線；在第二導(dǎo)電線上形成一介質(zhì)膜；相繼地在包括介質(zhì)膜的整個(gè)表面上形成第三導(dǎo)電層和一絕緣層，有選擇地除去絕緣層、第三導(dǎo)電層、介質(zhì)層和第二導(dǎo)電線以在第一導(dǎo)電線之間和垂直該位線處形成字線和浮置柵；在該所構(gòu)圖的絕緣層、字線、介質(zhì)層和浮置柵的兩側(cè)形成絕緣側(cè)壁墊；利用該絕緣側(cè)壁墊作為掩模有選擇地對(duì)該程序隧道效應(yīng)絕緣層構(gòu)圖，以形成接觸孔；和在位線之間的絕緣層上形成通過(guò)該接觸孔電連接到程序柵的程序線。
2．如權(quán)利要求1的方法，其中在一對(duì)相鄰的位線之間形成每一程序線。
3．如權(quán)利要求1的方法，其中通過(guò)將n型雜質(zhì)離子注入到第一導(dǎo)電型的襯底中形成位線。
4．如權(quán)利要求1的方法，其中通過(guò)進(jìn)行熱氧化處理來(lái)分別對(duì)襯底和第一導(dǎo)電線曝光形成柵極絕緣層和隧道效應(yīng)絕緣層。
5．如權(quán)利要求1的方法，其中該柵極絕緣層生成的厚度為9-11nm。
6．如權(quán)利要求1的方法，其中形成每個(gè)位線，限定這些位線的位置，在其端形成側(cè)壁墊，然后注入雜質(zhì)離子。
7．如權(quán)利要求1的方法，其中利用化學(xué)蒸汽沉積(CVD)工藝形成該絕緣層。
8．如權(quán)利要求1的方法，其中形成覆蓋相鄰程序柵的一拐角部分的浮置柵。
9．如權(quán)利要求1的方法，其中形成具有一矩形形狀的程序柵。
10．如權(quán)利要求1的方法，其中該介質(zhì)層是由氧化物氮化物氧化物(ONO)制做的。
11．一種用來(lái)制造一非易失存儲(chǔ)器件的方法，包括步驟在第一導(dǎo)電型的一襯底的表面下面，在彼此相距一預(yù)置距離的方向上形成第二導(dǎo)電型位線；相繼地形成一絕緣層和第一導(dǎo)電層并隨后在垂直于位線處彼此相隔地除去該絕緣層和第一導(dǎo)電層以便形成第一導(dǎo)電線；在該襯底上形成一柵極絕緣層并同時(shí)地在該隔離層上在第一導(dǎo)電線的表面上形成一隧道效應(yīng)隔離層；在整個(gè)表面上形成一第二導(dǎo)電層并選擇地去除第二導(dǎo)電層、隧道效應(yīng)隔離層、第一導(dǎo)電線和絕緣層以形成用于位線之間的浮置柵和程序柵及絕緣層的第二導(dǎo)線；在第二導(dǎo)電線上形成一介質(zhì)膜；相繼地在包括介質(zhì)膜的整個(gè)表面上形成第三導(dǎo)電層和一絕緣層，有選擇地除去絕緣層、第三導(dǎo)電層、介質(zhì)層和第二導(dǎo)電線以在第一導(dǎo)電線之間和垂直該位線處形成字線和浮置柵；在該所構(gòu)圖的絕緣層、字線、介質(zhì)層和浮置柵的兩側(cè)形成絕緣側(cè)壁墊；利用該絕緣側(cè)壁墊作為掩模有選擇地對(duì)該程序隧道效應(yīng)絕緣層構(gòu)圖，以形成接觸孔；和在位線之間的絕緣層上形成通過(guò)該接觸孔電連接到程序柵的程序線。
全文摘要
一種制造非易失存儲(chǔ)器件的方法,包括在第一導(dǎo)電型襯底下形成第二導(dǎo)電型位線;形成隔離層和第一導(dǎo)電層,形成第一導(dǎo)電線;在襯底上形成柵極隔離層,形成隧道隔離層;形成第二導(dǎo)電層,形成用于位線間浮置柵和程序柵的第二導(dǎo)電線;在第二導(dǎo)電線上形成介質(zhì)膜;形成第三導(dǎo)電層和絕緣層,形成字線和浮置柵;在構(gòu)圖的絕緣層、字線、介質(zhì)層和浮置柵的兩側(cè)形成絕緣側(cè)壁墊;用墊作掩模對(duì)程序隧道效應(yīng)絕緣層構(gòu)圖,形成接觸孔,形成通過(guò)該孔連到程序柵的程序線。
文檔編號(hào)H01L27/115GK1204870SQ9810802
公開(kāi)日1999年1月13日 申請(qǐng)日期1998年4月28日 優(yōu)先權(quán)日1997年7月9日
發(fā)明者崔雄林, 羅庚晚 申請(qǐng)人:Lg半導(dǎo)體株式會(huì)社