專利名稱：非易失存儲(chǔ)器的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及非易失存儲(chǔ)器的制造方法，尤其是涉及具有最小有效尺寸的非易失存儲(chǔ)器的制造方法。
通常，存儲(chǔ)單元決定非易失存儲(chǔ)器，例如電可擦編程只讀存儲(chǔ)器(EEPROM)和閃速EEPROM的封裝密度。這種存儲(chǔ)單元的有效尺寸由兩個(gè)因素決定。
一個(gè)因素是單元尺寸。另一個(gè)因素是單元的陣列。存儲(chǔ)單元具有最小單元結(jié)構(gòu)例如簡(jiǎn)單疊柵結(jié)構(gòu)。
近年來(lái)，隨著非易失存儲(chǔ)器應(yīng)用的擴(kuò)展，例如閃速EEPROM和閃速存儲(chǔ)卡，要求對(duì)非易失存儲(chǔ)器進(jìn)行開(kāi)發(fā)。
在非易失半導(dǎo)體存儲(chǔ)器例如閃速EEPROM和EEPROM用做大容量存儲(chǔ)載體時(shí)，存在非易失半導(dǎo)體存儲(chǔ)器的單位比特的成本過(guò)于昂貴的問(wèn)題。
此外，對(duì)于便攜式產(chǎn)品的應(yīng)用，需要功耗低的芯片。
為了降低單位比特的成本，近來(lái)研究了多比特單元。
由于傳統(tǒng)的非易失存儲(chǔ)器在一個(gè)存儲(chǔ)單元中存儲(chǔ)1比特?cái)?shù)據(jù)，所以其封裝密度與存儲(chǔ)單元的數(shù)量為一比一的關(guān)系。另一方面，多比特單元中，由于2比特以上的數(shù)據(jù)存儲(chǔ)于一個(gè)存儲(chǔ)單元，所以封裝密度高但不能降低存儲(chǔ)單元的尺寸。
為了實(shí)現(xiàn)這種一單元多比特，需要在各存儲(chǔ)單元中設(shè)計(jì)三個(gè)或更多的閾值電壓電平。例如，為了在存儲(chǔ)單元中每單元存儲(chǔ)2比特?cái)?shù)據(jù)，需要設(shè)計(jì)四個(gè)閾值電壓電平(22=4)。此時(shí)，四個(gè)閾值電壓電平分別具有邏輯值00、01、10、11。
在多電平編程中，存在各個(gè)閾值電壓電平具有約0．5V的分布值的問(wèn)題。
通過(guò)精確地調(diào)節(jié)各個(gè)閾值電壓電平來(lái)減小這種分布值，可以設(shè)計(jì)更多的閾值電壓電平并增加單位單元的比特?cái)?shù)。為了降低這種電壓電平，存在反復(fù)進(jìn)行編程和監(jiān)測(cè)的方法。
在這種方法中，為了以期望的閾值電壓電平對(duì)非易失存儲(chǔ)器單元編程，向單元施加一系列編程電壓脈沖。
為了監(jiān)視單元是否已經(jīng)達(dá)到期望的閾值電壓電平，對(duì)被編程的存儲(chǔ)單元進(jìn)行閾值電壓的讀出。在監(jiān)視期間，如果被監(jiān)視的閾值電壓電平值達(dá)到期望的閾值電壓電平值，則完成編程。
反復(fù)進(jìn)行編程和監(jiān)視時(shí)，由于受限于編程電壓脈沖寬度，所以難以減少閾值電壓電平的誤分布。而且，由于用來(lái)反復(fù)進(jìn)行編程和監(jiān)視的算法是由電路實(shí)現(xiàn)的，所以存在芯片外圍電路面積增大、編程時(shí)間變長(zhǎng)的問(wèn)題。
圖1A是傳統(tǒng)的簡(jiǎn)單疊層式非易失存儲(chǔ)器的剖面圖。圖1B是傳統(tǒng)的非易失存儲(chǔ)器單元的符號(hào)。
如圖1所示，在P型半導(dǎo)體襯底1上形成浮置柵極3。在浮置柵極3與P型半導(dǎo)體襯底1之間形成隧道氧化膜2。在浮置柵極3之上形成控制柵極5。在控制柵極5與浮置柵極3之間形成介電膜4。
在浮置柵極3的兩側(cè)于P型半導(dǎo)體襯底1中，形成N型源區(qū)6a和N型漏區(qū)6b。
在傳統(tǒng)的簡(jiǎn)單疊層式非易失存儲(chǔ)器單元中，存在隨著非易失存儲(chǔ)器單元的有效單元尺寸的減小，耦合效率變小。
為了解決這種問(wèn)題，可以由氧化物-氮化物-氧化物(ONO)結(jié)構(gòu)形成介電膜4。但是，這種結(jié)構(gòu)導(dǎo)致復(fù)雜的工藝步驟，還需要高溫退火處理。
此時(shí)，如圖1B所示，非易失存儲(chǔ)器單元包括浮置柵極3，控制柵極5、用于控制向浮置柵極提供的編程所用的電荷量，和場(chǎng)效應(yīng)晶體管、用于讀出(或監(jiān)視)編程期間向浮置柵極3提供的電荷量。
場(chǎng)效應(yīng)晶體管包括浮置柵極3，源區(qū)6a，和源區(qū)6a與漏區(qū)6b之間的溝道區(qū)7。
上述非易失存儲(chǔ)器單元按以下方式工作，如果向控制柵極5和漏區(qū)6b施加足以編程的電壓，則電流在漏區(qū)6b與源區(qū)6a之間流過(guò)。
該電流與參考電流比較。結(jié)果，如果與參考電流相同或小于參考電流，則產(chǎn)生編程完成信號(hào)。
以下將參照


傳統(tǒng)的非易失存儲(chǔ)器。
圖2A是傳統(tǒng)的非易失存儲(chǔ)器的電路圖。圖2B是具有無(wú)需金屬接觸的簡(jiǎn)單疊層式結(jié)構(gòu)的傳統(tǒng)非易失存儲(chǔ)器的電路圖。圖2C是無(wú)金屬接觸的傳統(tǒng)非易失存儲(chǔ)器的電路圖，其中源區(qū)和漏區(qū)相互分離。
如圖2A所示，在列方向以預(yù)定間隔設(shè)置多條金屬位線9。在垂直于金屬位線9的方向設(shè)置多條字線10。在與字線10相同的方向設(shè)置每?jī)蓷l字線10共用的公共源線11。
如圖2A所示，非易失存儲(chǔ)器的一對(duì)單元的漏區(qū)6b與金屬位線9連接，其源區(qū)6a與公共源線11連接。
因此，由于每?jī)蓚€(gè)單元需要一個(gè)金屬接觸8，所以明顯地增大了存儲(chǔ)單元的有效尺寸。
也就是說(shuō)，盡管傳統(tǒng)的非易失存儲(chǔ)器單元陣列具有簡(jiǎn)單疊層式結(jié)構(gòu)的最小單元尺寸，但是有效單元尺寸實(shí)際上受限于金屬接觸8的間距。
為了解決這類問(wèn)題，已經(jīng)建議了無(wú)金屬接觸的非易失存儲(chǔ)器陣列，來(lái)減少整個(gè)金屬接觸的數(shù)量。
換言之，無(wú)金屬接觸的非易失存儲(chǔ)器單元陣列具有簡(jiǎn)單疊層式單元結(jié)構(gòu)，提供最小的有效單元尺寸。
但是，無(wú)金屬接觸的非易失存儲(chǔ)器單元陣列存在引起編程干擾的問(wèn)題，即對(duì)與字線相鄰的未選擇的單元編程或擦除的編程干擾。
為了解決這種問(wèn)題，代替無(wú)金屬接觸的非易失存儲(chǔ)器單元陣列，已經(jīng)采用具有選擇柵極12的不對(duì)稱分裂溝道單元的非易失存儲(chǔ)器單元陣列，如圖2B所示。此時(shí)，在根據(jù)熱電子注入的編程期間可以避免編程干擾，還可以消除過(guò)擦除。
如圖2B所示，非易失存儲(chǔ)器包括，在半導(dǎo)體襯底(未示出)上以預(yù)定間隔設(shè)置的多條字線10，垂直于字線10、以預(yù)定間隔形成多個(gè)矩形的多條位線13，和由各矩形之一設(shè)置一個(gè)的多個(gè)存儲(chǔ)單元。
圖2B的各個(gè)非易失存儲(chǔ)器單元包括，浮置柵極3，控制柵極5、用于控制向浮置柵極提供編程所用的電荷量，和場(chǎng)效應(yīng)晶體管、用于讀出或監(jiān)視編程期間向浮置柵極3提供的電荷量。
場(chǎng)效應(yīng)晶體管包括浮置柵極3，源區(qū)6a，漏區(qū)6b和源區(qū)6a與漏區(qū)6b之間的溝道區(qū)7。
各個(gè)非易失存儲(chǔ)器單元的控制柵極5與相鄰字線10耦合。一個(gè)矩形中的非易失存儲(chǔ)器單元的源區(qū)6a與相鄰位線13耦合，該位線是與下一個(gè)矩形中的非易失存儲(chǔ)器的漏區(qū)6b共用的。
而且，選擇晶體管12與位線13耦合。每32個(gè)或更多的非易失存儲(chǔ)器的金屬接觸8在列方向與選擇晶體管12耦合。于是，可以減小有效單元尺寸。
然而，存在由于選擇晶體管的柵極而使單位單元的尺寸增大的問(wèn)題。尤其是，通過(guò)低功率工作的隧道效應(yīng)難以進(jìn)行編程。與字線方向相鄰的兩個(gè)單元經(jīng)受相互相同的偏置條件的原因從圖中易于確認(rèn)。
為了解決這種問(wèn)題，使隧道效應(yīng)編程可以進(jìn)行，已經(jīng)建議了無(wú)金屬接觸的非易失存儲(chǔ)器，其中源區(qū)和漏區(qū)相互分離，如圖2C所示。
這種非易失存儲(chǔ)器中，在列方向以預(yù)定間距設(shè)置多條金屬數(shù)據(jù)線9。在與金屬數(shù)據(jù)線9相同的方向，設(shè)置被源線15和漏線14分離的多條位線。
圖2C的非易失存儲(chǔ)器單元的源區(qū)6a與源區(qū)位線15耦合，其漏區(qū)6b與漏區(qū)位線14耦合。
金屬接觸8與各金屬數(shù)據(jù)線9連接?？刂茤艠O5與在垂直于位線方向的各字線10連接，字線被源區(qū)位線15和漏區(qū)位線14分隔。
但是，上述結(jié)構(gòu)中，存在單位單元的尺寸因位線的分隔而增大的問(wèn)題。
圖3是具有分裂柵極的分裂溝道單元結(jié)構(gòu)的傳統(tǒng)非易失存儲(chǔ)器的剖面圖。
如圖3所示，在P型半導(dǎo)體襯底1上形成浮置柵極3。在浮置柵極3與P型半導(dǎo)體襯底1之間形成隧道氧化膜2。在浮置柵極3之上形成控制柵極5。在包括控制柵極5和浮置柵極3的P型半導(dǎo)體襯底1上形成絕緣膜16。在絕緣膜16上形成選擇柵極17。
在控制柵極5與浮置柵極3之間形成介電膜4。在浮置柵極3的一側(cè)于P型半導(dǎo)體襯底1中形成源區(qū)6a，與浮置柵極3成偏置關(guān)系。在浮置柵極3的另一側(cè)于P型半導(dǎo)體襯底1中形成漏區(qū)6b。
圖4A是具有分裂溝道單元結(jié)構(gòu)的傳統(tǒng)非易失存儲(chǔ)器的剖面圖。圖4B是在溝道寬度方向展示傳統(tǒng)非易失存儲(chǔ)器的剖面圖。
在具有分裂溝道單元結(jié)構(gòu)的傳統(tǒng)非易失存儲(chǔ)器中，如圖4A所示，以預(yù)定間隔在P型半導(dǎo)體襯底1之上形成浮置柵極3。在浮置柵極3之上形成控制柵極5。
接著，在浮置柵極3與P型半導(dǎo)體襯底1之間形成隧道氧化膜2。在浮置柵極3與控制柵極5之間形成介電膜4。
在浮置柵極3的一側(cè)于P型半導(dǎo)體襯底1中形成源區(qū)6a，與浮置柵極3成偏置關(guān)系。在浮置柵極3的另一側(cè)于P型半導(dǎo)體襯底1中形成漏區(qū)6b。
在溝道寬度方向的非易失存儲(chǔ)器中，如圖4B所示，以預(yù)定間隔在P型半導(dǎo)體襯底1上形成用于單元之間絕緣的場(chǎng)氧化膜18。在各場(chǎng)氧化膜18之間的P型半導(dǎo)體襯底1上形成柵絕緣膜19。
在柵絕緣膜19上形成浮置柵極3，搭接相鄰場(chǎng)氧化膜18。在浮置柵極3的預(yù)定區(qū)域形成介電膜4。在介電膜4上形成控制柵極5。
在控制柵極5上形成柵極罩絕緣膜20。在柵極罩絕緣膜20和控制柵極5的兩側(cè)形成絕緣膜側(cè)壁襯墊21。在場(chǎng)氧化膜18和柵極罩絕緣膜20上形成擦除柵極17。在浮置柵極3和相鄰擦除柵極17的兩側(cè)分別形成隧道氧化膜22。
然而，上述傳統(tǒng)非易失存儲(chǔ)器存在以下問(wèn)題，即無(wú)金屬接觸的簡(jiǎn)單疊層式單元結(jié)構(gòu)的存儲(chǔ)單元陣列可以提供最小的有效單元尺寸，但會(huì)引起編程干擾。
因此，本發(fā)明旨在提供一種非易失存器的制造方法，可以實(shí)質(zhì)上消除由相關(guān)已有技術(shù)的限制和缺點(diǎn)引起的幾個(gè)問(wèn)題。
本發(fā)明的目的在于提供一種非易失存儲(chǔ)器的制造方法，通過(guò)實(shí)現(xiàn)無(wú)金屬接觸的簡(jiǎn)單疊層式單元結(jié)構(gòu)，使該存儲(chǔ)器具有最小有效單元尺寸，而無(wú)編程干擾。
本發(fā)明的其他特征和優(yōu)點(diǎn)將在以下說(shuō)明中給出，而且部分內(nèi)容可從說(shuō)明中自然地了解到，或者通過(guò)本發(fā)明的實(shí)施得知。通過(guò)在文字說(shuō)明和權(quán)利要求書(shū)以及附圖中具體指出的結(jié)構(gòu)，將可實(shí)現(xiàn)和完成本發(fā)明的目的和其他優(yōu)點(diǎn)。
為了實(shí)現(xiàn)這些及其他優(yōu)點(diǎn)并與本發(fā)明的目的一致，作為概要性和概括性說(shuō)明，根據(jù)本發(fā)明的非易失存儲(chǔ)器的制造方法，包括以下步驟，制備第一導(dǎo)電類型的半導(dǎo)體襯底；以預(yù)定間隔于一個(gè)方向在半導(dǎo)體襯底中形成多條位線；以預(yù)定間隔在垂直于位線的方向形成多個(gè)場(chǎng)氧化膜；在半導(dǎo)體襯底的整個(gè)表面上形成柵絕緣膜；在與位線相同的方向，于各條位線之間的柵絕緣膜上形成多條具有預(yù)定間隔的浮置線；在包括浮置線的半導(dǎo)體襯底的整個(gè)表面上形成介電膜；接著在介電膜上形成導(dǎo)電層和絕緣膜，并對(duì)其進(jìn)行選擇性去除，在各場(chǎng)氧化膜之間垂直于各條位線形成多條字線；在各條字線的兩側(cè)形成絕緣膜側(cè)壁襯墊；采用字線和絕緣膜側(cè)壁襯墊作為掩膜，選擇地去除介電膜和浮置線，形成多個(gè)浮置柵極；在各個(gè)浮置柵極的兩側(cè)形成隧道氧化膜；和在各條位線之間形成多條編程線，與隧道氧化膜接觸。
應(yīng)該明白，上述概括說(shuō)明和以下具體說(shuō)明均是示例性和解釋性的，對(duì)本發(fā)明的進(jìn)一步解釋由權(quán)利要求書(shū)提供。
用于提供對(duì)本發(fā)明的進(jìn)一步了解并作為本說(shuō)明書(shū)的組成部分而引用的符圖，展示了本發(fā)明的實(shí)施例并與文字說(shuō)明一起用于解釋本發(fā)明的本質(zhì)。
圖中圖1A是傳統(tǒng)簡(jiǎn)單疊層式非易失存儲(chǔ)器的剖面圖；圖1B是傳統(tǒng)非易失存儲(chǔ)器的符號(hào)；圖2A是傳統(tǒng)非易失存儲(chǔ)器的電路圖；圖2B是具有無(wú)金屬接觸的簡(jiǎn)單疊層式結(jié)構(gòu)的傳統(tǒng)非易失存儲(chǔ)器的電路圖；圖2C是無(wú)金屬接觸的傳統(tǒng)非易失存儲(chǔ)器的電路圖，其中源區(qū)和漏區(qū)相互分離；圖3是具有分裂溝道單元結(jié)構(gòu)和分裂柵極結(jié)構(gòu)的傳統(tǒng)非易失存儲(chǔ)器的剖面圖；圖4A是具有分裂溝道單元結(jié)構(gòu)的傳統(tǒng)非易失存儲(chǔ)器的剖面圖；圖4B是在溝道寬度方向展示傳統(tǒng)非易失存儲(chǔ)器的剖面圖；圖5A是根據(jù)本發(fā)明的非易失存儲(chǔ)器單元的符號(hào)；圖5B是根據(jù)本發(fā)明的非易失存儲(chǔ)器在溝道方向單位單元的剖面圖；圖5C是根據(jù)本發(fā)明的非易失存儲(chǔ)器在溝道寬度方向的剖面圖；圖6是根據(jù)本發(fā)明的非易失存儲(chǔ)器的電路圖；圖7是根據(jù)本發(fā)明的非易失存儲(chǔ)器的布圖；圖8A是根據(jù)本發(fā)明的非易失存儲(chǔ)器沿圖7的線IV-IV截取的剖面圖；圖8B是根據(jù)本發(fā)明的非易失存儲(chǔ)器沿圖7的線V-V截取的剖面圖；圖8C是根據(jù)本發(fā)明的非易失存儲(chǔ)器沿圖7的線VI-VI截取的剖面圖；圖8D是根據(jù)本發(fā)明的非易失存儲(chǔ)器沿圖7的線VII-VII截取的剖面圖；圖9A-9G是沿圖7的線IV-IV截取的、展示本發(fā)明的非易失存儲(chǔ)器的制造方法的剖面圖。
圖10A 10G是沿圖7的線V-V截取的、展示本發(fā)明的非易失存儲(chǔ)器的制造方法的剖面圖。
以下將參照其中展示了實(shí)例的附圖對(duì)本發(fā)明做具體說(shuō)明。
如圖5A所示，根據(jù)本發(fā)明的非易失存儲(chǔ)器單元包括，用于在編程期間存儲(chǔ)電荷的浮置柵極31；編程?hào)艠O32，用于通過(guò)在編程期間把外部提供的電荷注入浮置柵極31從而進(jìn)行編程；控制柵極33，用于控制從編程?hào)艠O32向浮置柵極31提供的電荷；和由浮置柵極31、溝道區(qū)、源區(qū)35和漏區(qū)36組成的晶體管，用于在編程期間監(jiān)視從編程?hào)艠O32提供的電荷。
根據(jù)本發(fā)明的具有分裂溝道單元結(jié)構(gòu)的非易失存儲(chǔ)器單元，可以使編程工作區(qū)與溝道區(qū)分離。換言之，編程電流通道與溝道區(qū)在編程期間相互分離。
這樣，編程期間，可以監(jiān)視與浮置柵極31的電荷量變化對(duì)應(yīng)的溝道區(qū)34導(dǎo)電性的變化。亦即，可以同時(shí)進(jìn)行編程和監(jiān)視。
利用由浮置柵極31、編程?hào)艠O32、和溝道區(qū)34組成的場(chǎng)效應(yīng)晶體管進(jìn)行監(jiān)視。監(jiān)視中，通過(guò)傳統(tǒng)的讀出放大器(未示出)監(jiān)視單元的漏區(qū)電流或源區(qū)電流。根據(jù)本發(fā)明的非易失存儲(chǔ)器單元中，編程電流通道和監(jiān)視電流通道相互分離。
換言之，本發(fā)明的非易失存儲(chǔ)器單元包括由控制柵極33、源區(qū)35、漏區(qū)36和編程?hào)艠O32組成的四端場(chǎng)效應(yīng)晶體管。在這方面，本發(fā)明不同于具有三端場(chǎng)效應(yīng)晶體管的傳統(tǒng)非易失存儲(chǔ)器。
本發(fā)明的非易失存儲(chǔ)器單元可以同時(shí)進(jìn)行編程和監(jiān)視。另外，本發(fā)明的非易失存儲(chǔ)器單元依次反復(fù)進(jìn)行編程和監(jiān)視。
以下說(shuō)明根據(jù)本發(fā)明的非易失存儲(chǔ)器單元的工作。
在n型晶體管中，通過(guò)向浮置柵極31注入電子進(jìn)行非易失存儲(chǔ)器單元的擦除操作。也可以利用來(lái)自溝道區(qū)34或漏區(qū)36的隧道效應(yīng)(tunneling)進(jìn)行擦除操作，或者利用來(lái)自源區(qū)35的熱電子注入進(jìn)行擦除操作。
采用熱載流子注入進(jìn)行擦除操作時(shí)，在溝道區(qū)34或漏區(qū)36與浮置柵極31之間設(shè)置的柵絕緣無(wú)需足以隧道效應(yīng)的薄厚度。這樣，由于柵絕緣具有好于傳統(tǒng)的隧道效應(yīng)柵絕緣的耦合系數(shù)，所以能進(jìn)行低電壓高速操作。這消除了多種問(wèn)題，例如用于隧道效應(yīng)的柵氧化膜的弱場(chǎng)泄漏電流和退化，這是因非易失存儲(chǔ)器單元的尺寸遞減引起的。在此方面，本發(fā)明的非易失存儲(chǔ)器單元具有有利于單元尺寸遞減的優(yōu)點(diǎn)。
在上述本發(fā)明的非易失存儲(chǔ)器單元中，通過(guò)獨(dú)立地選擇單元可以在單元陣列上進(jìn)行編程或擦除。
換言之，編程時(shí)，利用控制柵極103和漏區(qū)106組成的晶體管選擇存儲(chǔ)單元。
例如，在N型晶體管中，利用隧道效應(yīng)可以進(jìn)行編程，利用源區(qū)側(cè)熱電子可以進(jìn)行擦除。亦即，本發(fā)明的非易失存儲(chǔ)器單元適用于EEPROM和閃速EEPROM。
此外，足以編程的電壓施加在控制柵極33和漏區(qū)36，則在漏區(qū)36和源區(qū)35之間流過(guò)電流。此電流與給定的參考電流比較。結(jié)果，如果該電流具有與參考電流相同的值或小于參考電充，則產(chǎn)生編程完成信號(hào)。
如圖5B和5C所示，通過(guò)N型重?fù)诫s雜質(zhì)的離子注入，在一個(gè)方向以預(yù)定間隔在P型半導(dǎo)體襯底51中形成位線52。在垂直于位線52的方向，以預(yù)定間隔在形成有位線52的P型半導(dǎo)體襯底51中形成場(chǎng)氧化膜53。
位線52對(duì)應(yīng)于圖5A的非易失存儲(chǔ)器單元的源區(qū)35和漏區(qū)36。
接著，在P型半導(dǎo)體襯底51的有源區(qū)形成柵絕緣膜54，柵絕緣膜由場(chǎng)氧化膜53限定。在柵絕緣膜54之上形成浮置柵極55b。浮置柵極55b對(duì)應(yīng)于圖5A的非易失存儲(chǔ)器單元的浮置柵極31。
在浮置柵極55b上形成字線57a，與位線52垂直。在字線57a上與位線52平行地形成編程線62。字線57a對(duì)應(yīng)于圖5A的非易失存儲(chǔ)器單元的控制柵極33。編程線62對(duì)應(yīng)于圖5A的非易失存儲(chǔ)器單元的編程?hào)艠O32。
接著，在浮置柵極55b與字線57a之間形成介電膜56。在浮置柵極55b兩側(cè)形成隧道氧化膜61。
在字線57a上形成氧化膜58。在字線57a和氧化膜58的兩側(cè)形成絕緣膜側(cè)壁襯墊59。
此時(shí)，如圖5C所示，形成編程線62而不影響單元尺寸。亦即，由于在單元之間的場(chǎng)氧化膜53上形成編程線62，所以編程線62不影響單元尺寸。
而且，利用在編程線62與浮置柵極55b之間形成的隧道氧化膜61可以進(jìn)行編程。
例如，在具有n溝道區(qū)的非易失存儲(chǔ)器單元的工作中，通過(guò)隧道效應(yīng)把電子從編程?hào)艠O32注入浮置柵極31。這樣，期望按如下方式向單元施加偏置用于編程，即向控制柵極33施加正電壓，向編程?hào)艠O32施加負(fù)電壓，以便產(chǎn)生足夠的隧道效應(yīng)。
另外，也可以向編程?hào)艠O32施加0V電壓，向控制柵極33施加正電壓。
本發(fā)明的非易失存儲(chǔ)器單元中，經(jīng)過(guò)編程?hào)艠O32利用隧道效應(yīng)可以進(jìn)行編程。同時(shí)，無(wú)論是否編程均可進(jìn)行對(duì)浮置柵極31的電荷變化進(jìn)行監(jiān)視。
具體地說(shuō)，向控制柵極33施加正電壓，向編程?hào)艠O32施加負(fù)電壓。同時(shí)，向源區(qū)35和漏區(qū)36施加偏置使漏區(qū)電流流動(dòng)。利用讀出放大器(未示出)監(jiān)視漏區(qū)電流。
此時(shí)，用于編程的偏置應(yīng)施加在進(jìn)行編程的單元，以便在編程開(kāi)始時(shí)導(dǎo)通溝道。
隨著編程的進(jìn)行，浮置柵極31的電荷量發(fā)生變化。利用由浮置柵極31、源區(qū)35和漏區(qū)36組成的場(chǎng)效應(yīng)晶體管監(jiān)視這種變化。
本發(fā)明的非易失存儲(chǔ)器單元在編程期間用做四端浮置柵極場(chǎng)效應(yīng)晶體管。
在本發(fā)明的非易失存儲(chǔ)器單元中，用于編程的電流通道和用于監(jiān)視的電流通道相互分離。這樣，獨(dú)立地進(jìn)行編程和監(jiān)視。
另一方面，傳統(tǒng)的非易失存儲(chǔ)器單元用做三端浮置柵極場(chǎng)效應(yīng)晶體管。在傳統(tǒng)的非易失存儲(chǔ)器單元中，用于編程的電流通道和用于監(jiān)視的電流通道相互不分離。這樣，監(jiān)視受編程的限制。
與本發(fā)明類似，具有三個(gè)多晶硅柵極的傳統(tǒng)非易失存儲(chǔ)器單元包括浮置柵極、控制柵極和擦除柵極。但是，由于傳統(tǒng)的非易失存儲(chǔ)器單元的擦除柵極在相同條件下對(duì)全部選擇的單元擦除數(shù)據(jù)，所以不同于本發(fā)明的對(duì)選擇的單元進(jìn)行編程的編程?hào)艠O。
換言之，本發(fā)明的編程?hào)艠O32用做功能柵極。傳統(tǒng)的非易失存儲(chǔ)器的擦除柵極不被認(rèn)為是功能柵極。
圖6是根據(jù)本發(fā)明的非易失存儲(chǔ)器的電路圖。
如圖6所示，非易失存儲(chǔ)器包括，以預(yù)定間隔在半導(dǎo)體襯底(未示出)上設(shè)置的多條字線57a，在垂直字線57a的方向設(shè)置的，以預(yù)定間隔形成多個(gè)矩形的多條位線52，在與位線52相同的方向設(shè)置的多條編程線62，和在各個(gè)矩形中一個(gè)一個(gè)地設(shè)置的多個(gè)非易失存儲(chǔ)器單元。
圖6中，各非易失存儲(chǔ)器單元包括，浮置柵極31，用于向浮置柵極31提供電荷的編程?hào)艠O32，用于對(duì)向浮置柵極31提供的電荷進(jìn)行控制的控制柵極33，用于在編程期間讀出(或監(jiān)視)向浮置柵極31提供的電荷的場(chǎng)效應(yīng)晶體管。
場(chǎng)效應(yīng)晶體管包括浮置柵極31，源區(qū)35，漏區(qū)36，和位于漏區(qū)36與源區(qū)35之間的溝道區(qū)34。
各個(gè)非易失存儲(chǔ)器單元的控制柵極33與相鄰的字線57a耦合，編程?hào)艠O32與相鄰編程線62耦合。
此外，一個(gè)矩形內(nèi)的非易失存儲(chǔ)器單元的源區(qū)35與下一個(gè)矩形內(nèi)的非易失存儲(chǔ)器單元的漏區(qū)36共用的相鄰位線52耦合。
如圖6所示，為了同時(shí)進(jìn)行編程和監(jiān)視，選擇的單元需要編程選擇性和監(jiān)視選擇性。
換言之，由于監(jiān)視具有與讀出相同的功能，選擇的單元需要編程選擇性和監(jiān)視選擇性。
對(duì)于監(jiān)視選擇性，向字線57a和與字線57a垂直的位線52施加讀出電壓。
例如，向字線57a施加8V的正電壓，向選擇的位線52施加1V的讀出電壓，向另一位線52施加0V的地電壓。
在施加選擇的位線52的讀出電壓的方向，向至少一條位線52施加與讀出電壓相同的1V電壓，以使讀出電壓不流入未選擇的單元。
對(duì)于編程選擇性，向字線57a和垂直于字線57a的編程線62施加用于編程的偏置電壓，產(chǎn)生隧道效應(yīng)。
在n溝道單元的情形，由于電子從編程?hào)艠O32注入浮置柵極31，所以向字線57a施加8V正電壓，向編程線62施加8V負(fù)電壓。
為了避免未選擇的單元的干擾，可以向未選擇的字線57a和未選擇的編程線62施加適當(dāng)電壓。這取決于單元的隧道效應(yīng)特性和漏電流特性。
向字線57a和編程線62施加的電壓應(yīng)分配用來(lái)在編程開(kāi)始時(shí)使單元導(dǎo)通。通過(guò)把單元設(shè)計(jì)成具有低的電容耦合系數(shù)的編程?hào)艠O32，可以容易地實(shí)現(xiàn)這種條件。亦即，如圖5C的單元剖面機(jī)構(gòu)所示，在各個(gè)單元之間的場(chǎng)氧化膜53上形成編程線62，并與和浮置柵極55b一樣小的厚度的接觸面積與浮置柵極55b接觸。
以下說(shuō)明根據(jù)本發(fā)明的的非易失存儲(chǔ)器單元的工作。
經(jīng)過(guò)單元的柵絕緣膜54，利用半導(dǎo)體襯底51或編程?hào)艠O32進(jìn)行擦除操作。
在利用半導(dǎo)體襯底51進(jìn)行擦除的情形，應(yīng)以適應(yīng)于隧道效應(yīng)的薄約10nm的厚度形成柵絕緣膜54。此時(shí)，向控制柵極33施加負(fù)電壓或地電壓，向半導(dǎo)體襯底51施加正電壓。
在利用編程?hào)艠O32進(jìn)行擦除的情形，由于經(jīng)過(guò)編程?hào)艠O32同時(shí)進(jìn)行編程和擦除，所以應(yīng)在考慮隧道氧化膜61可靠性的條件下進(jìn)行擦除。
圖7是根據(jù)本發(fā)明的非易失存儲(chǔ)器的布圖。圖8A是根據(jù)本發(fā)明的非易失存儲(chǔ)器沿圖7的線IV-IV截取的剖面圖。圖8B是根據(jù)本發(fā)明的非易失存儲(chǔ)器沿圖7的線V-V截取的剖面圖。圖8C是根據(jù)本發(fā)明的非易失存儲(chǔ)器沿圖7的線VI-VI截取的剖面圖。圖8D是根據(jù)本發(fā)明的非易失存儲(chǔ)器沿圖7的線VII-VII截取的剖面圖。
在本發(fā)明的非易失存儲(chǔ)器中，在一個(gè)方向以預(yù)定間隔于P型半導(dǎo)體襯底51中形成多條位線52。此時(shí)，各個(gè)位線52具有與P型半導(dǎo)體襯底51相反的導(dǎo)電類型。亦即，各個(gè)位線52用做N型雜質(zhì)區(qū)，并與非易失存儲(chǔ)器單元的源區(qū)35和漏區(qū)36對(duì)應(yīng)。
接著，在垂直于位線52的方向，以預(yù)定間隔在P型半導(dǎo)體襯底51上形成多條字線57a。在垂直于位線52的方向，以預(yù)定間隔在P型半導(dǎo)體襯底51上形成用于場(chǎng)絕緣的場(chǎng)氧化膜53。在位線52的各個(gè)場(chǎng)氧化膜53之間的P型半導(dǎo)體襯底51之上形成多個(gè)島狀浮置柵極55b。此時(shí)，在P型半導(dǎo)體襯底51與浮置柵極55b之間形成柵絕緣膜54。
各條字線57a覆蓋多條形成對(duì)應(yīng)的字線方向的多個(gè)浮置柵極55b，并與非易失存儲(chǔ)器單元的控制柵極33對(duì)應(yīng)。
以預(yù)定間隔與位線52平行地形成編程線62。在對(duì)應(yīng)的編程線方向編程線62覆蓋多個(gè)浮置柵極55b，并對(duì)應(yīng)于非易失存儲(chǔ)器單元的編程線32。
此時(shí)，各條位線52和浮置柵極55b利用介電膜56相互絕緣。在字線57a與編程線62之間形成氧化膜58，使字線57a和編程線62相互絕緣。在浮置柵極55b的兩側(cè)形成隧道氧化膜61，與編程線62接觸。
編程線62對(duì)應(yīng)于編程?hào)艠O32，字線57a對(duì)應(yīng)于控制柵極33，位線52對(duì)應(yīng)于源區(qū)35和漏區(qū)36。各條線用做柵極。
圖9A-9G是沿圖7的線IV-IV截取的，展示本發(fā)明的非易失存儲(chǔ)器的制造方法的剖面圖。圖10A-10G是沿圖7的線V-V截取的、展示本發(fā)明的非易失存儲(chǔ)器的制造方法的剖面圖。
如圖9A和10A所示，在P型半導(dǎo)體襯底51上淀積光刻膠(未示出)，通過(guò)曝光和顯影工藝構(gòu)圖。采用構(gòu)圖后的光刻膠作為掩膜，把N型重?fù)诫s雜質(zhì)離子注入P型半導(dǎo)體襯底51，形成包括N型雜質(zhì)擴(kuò)散區(qū)的多條位線52。
此時(shí)，為了防止單元尺寸因N型雜質(zhì)離子注入P型半導(dǎo)體襯底51時(shí)的橫向擴(kuò)散而增大，在構(gòu)圖后的光刻膠的兩側(cè)形成高溫弱淀積(HLD)襯墊。采用光刻膠和HLD襯墊作為掩膜，把N型雜質(zhì)離注入P型半導(dǎo)體襯底51，形成位線52。
在垂直于位線52的方向，在場(chǎng)絕緣區(qū)形成多個(gè)場(chǎng)氧化膜53，用于各個(gè)單元之間的絕緣。
可以通過(guò)化學(xué)汽相淀積(CVD)或硅的局部氧化(LOCOS)，形成場(chǎng)氧化膜53。在各個(gè)場(chǎng)氧化膜53之間形成溝道區(qū)，用做有源區(qū)。
可以在場(chǎng)氧化膜53的兩側(cè)形成絕緣側(cè)壁襯墊，以便有利于下面將要進(jìn)行的多晶硅的干腐蝕工藝。
如圖9B和10B所示，通過(guò)熱氧化在P型半導(dǎo)體襯底51的有源區(qū)形成柵絕緣膜54，該柵絕緣膜由場(chǎng)氧化膜53限定。此時(shí)，為了在后續(xù)工藝的多晶硅腐蝕處理期間有足夠的腐蝕阻擋，在位線52以厚于任何其他部位的厚度形成熱氧化膜54a。
接著，在包括柵絕緣膜54的P型半導(dǎo)體襯底51的整個(gè)表面上，形成用于形成浮置柵極的第一多晶硅55。此時(shí)，第一多晶硅55完全覆蓋溝道區(qū)。
如圖9C和10C所示，選擇地去除第一多晶硅55，從而形成多個(gè)浮置線55a。在包括浮置線55a的P型半導(dǎo)體襯底51的整個(gè)表面上，形成氧化物或氧化物／氮化物／氧化物(ONO)的介電膜56。在與位線52相同的方向形成浮置線55a。
接著，在包括介電膜56的P型半導(dǎo)體襯底51的整個(gè)表面上，形成用于形成字線的第二多晶硅57。在第二多晶硅57上形成氧化膜58。
如圖9D和10D所示，在氧化膜58上淀積光刻膠(未示出)，通過(guò)曝光和顯影工藝構(gòu)圖。采用構(gòu)圖后的光刻膠作為掩膜選擇地去除氧化膜58。然后采用構(gòu)圖后的光刻膠作為掩膜選擇地去除第二多晶硅58，以在各個(gè)場(chǎng)氧化膜53之間形成多條字線57a。在垂直于位線52的方向形成字線57a。
接著，在包括氧化膜58的P型半導(dǎo)體襯底51的整個(gè)表面上形成絕緣膜。通過(guò)深腐蝕工藝在氧化膜58和字線57a的兩側(cè)形成絕緣膜側(cè)壁襯墊59。
如圖9E和10E所示，采用氧化膜58和絕緣膜側(cè)壁襯墊59作為掩膜，選擇地去除介電膜56和浮置線55a，使場(chǎng)氧化膜53部分地暴露。結(jié)果，形成接觸孔60。此時(shí)，選擇地去除浮置線55a，形成多條浮置柵極55b。
如圖9F和10F所示，采用氧化膜58和絕緣膜側(cè)壁襯墊59作為掩膜進(jìn)行熱氧化，在浮置柵極55b的兩側(cè)形成隧道氧化膜61。
可以采用CVD和深腐蝕工藝代替熱氧化工藝，形成隧道氧化膜61。換言之，可以通過(guò)在包括浮置柵極的半導(dǎo)體襯底整個(gè)表面上淀積CVD氧化膜形成隧道氧化膜61，在浮置柵極兩側(cè)通過(guò)深腐蝕工藝形成側(cè)壁襯墊。
如圖9G和10G所示，在包括接觸孔60的P型半導(dǎo)體襯底51的整個(gè)表面上，形成用于形成編程線的第三多晶硅55。然后選擇地去除第三多晶硅，在接觸孔60內(nèi)和與接觸孔60相鄰的絕緣膜58上形成多條編程線62。在場(chǎng)氧化膜53之上平行于位線52形成編程線62。
此時(shí)，編程線62與隧道氧化膜61搭接，并在位線52即每個(gè)單元中一個(gè)一個(gè)地形成。而且，編程線62依次與場(chǎng)氧化膜53上的隧道區(qū)連接，以降低編程耦合。如上所述，本發(fā)明的非易失存儲(chǔ)器的制造方法具有以下優(yōu)點(diǎn)，即利用無(wú)金屬接觸的陣列可以實(shí)現(xiàn)具有最小有效單元尺寸的非易失存儲(chǔ)器單元。
本領(lǐng)域的技術(shù)人員應(yīng)該明白，在不脫離本發(fā)明的精髓或范圍的條件下，對(duì)本發(fā)明的非易失存儲(chǔ)器的制造方法可以做出各種改進(jìn)和變化。因此，只要改進(jìn)和變化處于權(quán)利要求書(shū)及其等同物的范圍內(nèi)，則均應(yīng)包含于本發(fā)明之中。
權(quán)利要求
權(quán)利要求書(shū)1．一種非易失存儲(chǔ)器的制造方法，包括以下步驟制備第一導(dǎo)電類型的半導(dǎo)體襯底；以預(yù)定間隔于一個(gè)方向在半導(dǎo)體襯底中形成多條位線；以預(yù)定間隔在垂直于位線的方向形成多個(gè)場(chǎng)氧化膜；在半導(dǎo)體襯底的整個(gè)表面上形成柵絕緣膜；在與位線相同的方向，于各條位線之間的柵絕緣膜上形成多條具有預(yù)定間隔的浮置線；在包括浮置線的半導(dǎo)體襯底的整個(gè)表面上形成介電膜；接著在介電膜上形成導(dǎo)電層和絕緣膜，并對(duì)其進(jìn)行選擇性去除，以在各場(chǎng)氧化膜之間垂直于各條位線形成多條字線；在各條字線的兩側(cè)形成絕緣膜側(cè)壁襯墊；采用字線和絕緣膜側(cè)壁襯墊作為掩膜，選擇地去除介電膜和浮置線，形成多個(gè)浮置柵極；在各個(gè)浮置柵極的兩側(cè)形成隧道氧化膜；和在各條位線之間形成多條編程線，與隧道氧化膜接觸。
2．根據(jù)權(quán)利要求1的非易失存儲(chǔ)器的制造方法，其中，半導(dǎo)體襯底是P型，通過(guò)把N型雜質(zhì)離子注入半導(dǎo)體襯底形成各條位線。
3．根據(jù)權(quán)利要求1的非易失存儲(chǔ)器的制造方法，其中，形成各條位線的步驟包括在半導(dǎo)體襯底上形成主要是限定位線區(qū)的掩膜層；在掩膜層兩側(cè)形成高溫弱淀積(HLD)襯墊；和采用掩膜層和HLD襯墊作為掩膜把雜質(zhì)注入半導(dǎo)體襯底。
4．根據(jù)權(quán)利要求1的非易失存儲(chǔ)器的制造方法，其中，通過(guò)熱氧化形成柵絕緣膜。
5．根據(jù)權(quán)利要求1的非易失存儲(chǔ)器的制造方法，其中，在形成柵絕緣膜時(shí)，在形成位線的部位形成的熱氧化膜厚于任何其他部位。
6．根據(jù)權(quán)利要求1的非易失存儲(chǔ)器的制造方法，其中，采用絕緣膜和絕緣膜側(cè)壁襯墊作為掩膜，通過(guò)浮置柵極側(cè)邊的熱氧化形成隧道氧化膜。
7．根據(jù)權(quán)利要求1的非易失存儲(chǔ)器的制造方法，其中，通過(guò)在包括浮置柵極的半導(dǎo)體襯底的整個(gè)表面上淀積CVD氧化膜，形成隧道氧化膜，通過(guò)深腐蝕工藝在浮置柵極兩側(cè)形成側(cè)壁襯墊。
8．根據(jù)權(quán)利要求1的非易失存儲(chǔ)器的制造方法，其中，在各條位線之間一個(gè)一個(gè)地形成編程線。
9．根據(jù)權(quán)利要求1的非易失存儲(chǔ)器的制造方法，其中，在各對(duì)位線之間一個(gè)一個(gè)地形成編程線。
10．根據(jù)權(quán)利要求1的非易失存儲(chǔ)器的制造方法，其中，介電膜由氧化物或者氧化物／氮化物／氧化物(ONO)構(gòu)成。
全文摘要
非易失存儲(chǔ)器的制造方法,包括:制備第一導(dǎo)電型半導(dǎo)體襯底;以預(yù)定間隔一方向在半導(dǎo)體襯底中形成多條位線;以預(yù)定間隔在垂直位線方向形成多個(gè)場(chǎng)氧化膜;在半導(dǎo)體襯底整個(gè)表面上形成柵絕緣膜;與位線同方向,各位線間柵絕緣膜上形成具有預(yù)定間隔的浮置線;在包括浮置線的半導(dǎo)體襯底整個(gè)表面上形成介電膜;在介電膜上形成導(dǎo)電層和絕緣膜,進(jìn)行選擇性去除,在各場(chǎng)氧化膜間垂直各位線形成多條字線;在各字線的兩側(cè)形成絕緣膜側(cè)壁墊;用字線和絕緣膜側(cè)壁墊作掩膜,選擇去除介電膜和浮置線,形成多個(gè)浮置柵極;在各浮置柵極兩側(cè)形成隧道氧化膜;在各位線間形成多條編程線,與隧道氧化膜接觸。
文檔編號(hào)H01L29/792GK1204868SQ9810802
公開(kāi)日1999年1月13日 申請(qǐng)日期1998年4月28日 優(yōu)先權(quán)日1997年7月9日
發(fā)明者崔雄林, 羅庚晚 申請(qǐng)人:Lg半導(dǎo)體株式會(huì)社