專利名稱:半導(dǎo)體結(jié)構(gòu)、電熔線及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明關(guān)于半導(dǎo)體結(jié)構(gòu)，特別關(guān)于電熔線及其制造方法。
背景技術(shù)：
在半導(dǎo)體工業(yè)中，熔線元件已廣泛地使用在集成電路中，例如用來改善制造合格率或制作用戶化集成電路。在相同的晶粒上以完全一樣或多余的電路取代有缺陷的電路，可使制造合格率明顯提升。使用激光束切斷的熔線稱為激光熔線(laser fuse)，借由通過電流切斷或燒斷的熔線，則稱為電熔線(electrical fuse)或e-熔線(e-fuse)。
熔線在集成電路的設(shè)計中可以選擇性地?zé)龜?，例如通過足夠大的電流以產(chǎn)生電遷移(electromigration)或融熔(melting)，由此產(chǎn)生較具有阻抗的路徑或斷路。此外，也可使用一個比完全燒斷熔線所需電流值低的電流，使得熔線劣化，以增加其電阻，選擇性地?zé)龜嗷蛄踊劬€的工藝通常稱為程序化(programming)。
雖然激光熔線已被廣泛地使用，然而其微縮化的能力有限，因為激光束聚焦能力的限制，致使熔線尺寸無法隨著其它電子元件等比例地縮小，所以電熔線無法適合先進(jìn)的納米集成電路。
常見的電熔線如圖1所示，該熔線元件為一個多晶硅線2經(jīng)由介層窗(via)4連接到金屬線6。多晶硅線2經(jīng)過摻雜后可降低電阻值，施加程序化電流在多晶硅線2上會產(chǎn)生熱而形成斷路。然而此結(jié)構(gòu)的可靠度不佳，因為多晶硅線2的電阻值是由摻雜濃度決定，其會隨著工藝的不同而產(chǎn)生差異，使得程序化電壓及程序化時間也需隨著改變。
圖2A說明另一個電熔線的立體圖，其包括多晶硅板12經(jīng)由鎢接觸栓塞(tungsten contact plug)14a及14b分別連接到金屬線16及18，鎢接觸栓塞14a的截面積比鎢接觸栓塞14b小，其作為熔線元件，當(dāng)程序化電流由一個金屬線通過到另一個金屬線時，鎢接觸栓塞14a會被高電流密度燒斷。此結(jié)構(gòu)有微縮化受限的問題，為了確保當(dāng)鎢接觸栓塞14a燒斷時，鎢接觸栓塞14b仍保持未受損，鎢接觸栓塞14b必須有明顯較大的截面積，例如為鎢接觸栓塞14a截面積的5倍以上，因此整個熔線結(jié)構(gòu)占據(jù)相對較大的晶粒面積。
圖2B說明圖2A中熔線結(jié)構(gòu)的一種變化例，其中鎢接觸栓塞14a及14b由長方形的鎢接點19取代，其作為熔線元件，多晶硅板12設(shè)在鎢接點19底下，其主要用來承載鎢接點19用而非傳送熔斷電流。
此結(jié)構(gòu)的問題為鎢接點19被熱燒斷之后形成斷路，殘留的熱會引起鎢與多晶硅板12的硅化反應(yīng)，硅化物的低電阻值路徑使得斷掉的部分再連接起來，此再連接現(xiàn)象會形成短路或劣化作用(具有相對較高的電阻值，但是沒有完全斷路)。
因此，業(yè)界急需一種具有高可靠度，尺寸可縮小的電熔線，特別是使用在90納米(nm)或以下的集成電路制造技術(shù)。

發(fā)明內(nèi)容本發(fā)明的目的在于提供一種半導(dǎo)體結(jié)構(gòu)、電熔線以及其形成方法。
本發(fā)明的半導(dǎo)體結(jié)構(gòu)包括第一介電層，位于淺溝槽隔離區(qū)(shallow trenchisolation，STI)上，接觸栓塞(contact plug)由第一介電層的表面延伸到淺溝槽隔離區(qū)，其中接觸栓塞包括實質(zhì)上比兩個末端區(qū)狹窄的中間區(qū)，接觸栓塞形成熔線組件，電熔線還包括兩個金屬線位于第二介電層中，且位于第一介電層上，其中兩個金屬線分別連接到接觸栓塞不同的末端區(qū)。
根據(jù)所述的半導(dǎo)體結(jié)構(gòu)，還包括硅長條，位于該淺溝槽隔絕區(qū)上，且與該接觸栓塞的長邊方向垂直，其中該接觸栓塞的中間區(qū)在該硅長條之上，且該接觸栓塞實質(zhì)上比該硅長條厚。
根據(jù)所述的半導(dǎo)體結(jié)構(gòu)，還包括多個側(cè)壁間隔物，位于該硅長條的側(cè)壁上。
根據(jù)所述的半導(dǎo)體結(jié)構(gòu)，還包括保護(hù)線，位于該第一介電層中，其中該保護(hù)線在該接觸栓塞的側(cè)邊且平行于該接觸栓塞。
根據(jù)所述的半導(dǎo)體結(jié)構(gòu)，其中該接觸栓塞包括鎢。
根據(jù)所述的半導(dǎo)體結(jié)構(gòu)，其中該第一介電層直接位于該淺溝槽隔離區(qū)上。
根據(jù)所述的半導(dǎo)體結(jié)構(gòu)，其中該接觸栓塞的兩個末端區(qū)的寬度比該中間區(qū)寬度大1.5倍以上。
本發(fā)明還提供一種電熔線，包括熔線元件，由鎢接觸栓塞在介電常數(shù)小于4.2的低介電常數(shù)層間介電層中形成，其中該熔線元件包括實質(zhì)上比兩個末端區(qū)狹窄的中間區(qū)；淺溝槽隔離區(qū)，位于該熔線元件下；以及兩個金屬線，位于該低介電常數(shù)層間介電層上，其中該兩個金屬線的一部分分別在該熔線元件不同的末端區(qū)上。
根據(jù)所述的電熔線，還包括一個多晶硅長條，位于該熔線元件的中間區(qū)下，其中該多晶硅長條位于該淺溝槽隔離區(qū)上。
根據(jù)所述的電熔線，包括一個以上相互平行的多晶硅長條。
根據(jù)所述的電熔線，還包括兩個保護(hù)線，位于該熔線元件的兩側(cè)。
本發(fā)明還提供一種半導(dǎo)體結(jié)構(gòu)的形成方法，包括形成淺溝槽隔離區(qū)；形成第一介電層在該淺溝槽隔離區(qū)上；形成由第一介電層表面延伸到淺溝槽隔離區(qū)的接觸栓塞，其中接觸栓塞包括中間區(qū)，其實質(zhì)上比兩個末端區(qū)狹窄；形成第二介電層在第一介電層上；以及形成兩個金屬線在第二介電層中，其中兩個金屬線分別連接到接觸栓塞不同的末端區(qū)。此方法還包括形成多晶硅長條(polysilicon strip)使得接觸栓塞的狹窄部分變得更窄，保護(hù)線可在接觸栓塞的任一側(cè)邊形成以終止由熱引起的裂縫。
根據(jù)所述的半導(dǎo)體結(jié)構(gòu)的形成方法，還包括在形成該第一介電層的步驟之前，在該淺溝槽隔離區(qū)上形成多晶硅長條，其中該接觸栓塞的中間區(qū)位于該多晶硅長條上，且該接觸栓塞實質(zhì)上比該多晶硅長條厚。
根據(jù)所述的半導(dǎo)體結(jié)構(gòu)的形成方法，還包括在該接觸栓塞的側(cè)邊同時形成保護(hù)線。
根據(jù)所述的半導(dǎo)體結(jié)構(gòu)的形成方法，其中形成該接觸栓塞的兩個末端區(qū)的寬度比該中間區(qū)寬度大1.5倍以上。
本發(fā)明具有多項優(yōu)點，首先，熔線元件及其連接的金屬線為金屬對金屬的接觸，其可改善接觸并減少接觸阻抗，在接觸區(qū)域發(fā)生的壓降較小，且在接觸區(qū)域較少發(fā)生燒壞現(xiàn)象，所以程序化電壓及程序化時間較易控制；第二，本發(fā)明優(yōu)選實施例可隨著集成電路尺寸及操作電壓之的減小而縮小；第三，本發(fā)明優(yōu)選實施例完全與現(xiàn)行的集成電路工藝兼容，可使用與其它半導(dǎo)體元件相同的掩膜來形成本發(fā)明優(yōu)選實施例。
本發(fā)明優(yōu)選實施例的優(yōu)點包括改善可靠度、較高的尺寸縮小能力以及與現(xiàn)行的集成電路工藝完全兼容。
為了讓本發(fā)明的上述目的、特征、及優(yōu)點能更明顯易懂，以下結(jié)合所附圖式，作詳細(xì)說明如下圖1為公知的電熔線，其中多晶硅線作為熔線元件；圖2A為公知的電熔線，其中接觸栓塞在多晶硅板上形成作為熔線元件；圖2B為圖2A中結(jié)構(gòu)的變化，其中在多晶硅板上形成接觸栓塞長條作為熔線元件；圖3A～3C和圖4～11說明本發(fā)明優(yōu)選實施例形成的中間過程。
其中，附圖標(biāo)記說明如下2 多晶硅線4 介層窗6、16、18、38 金屬線12 多晶硅板14a、14b 接觸栓塞19 接點20 淺溝槽隔離區(qū)(STI)22 多晶硅長條23 側(cè)壁間隔物24、34 介電層26、28 接觸孔261、301狹窄部分(中間區(qū))262、302較寬區(qū)域(末端區(qū))30 接觸栓塞(熔線元件)32 保護(hù)線36 溝槽
具體實施方式本發(fā)明優(yōu)選實施例的工藝剖面圖、立體圖及俯視圖如圖3至11所示，所有本發(fā)明的實施例和附圖中，使用相同的參照數(shù)字來標(biāo)示相同的元件，每個附圖編號中的字母A或B表示不同的變化或觀察角度。
圖3A、3B及3C說明在介電絕緣區(qū)20上形成多晶硅長條22，介電絕緣區(qū)20是形成在半導(dǎo)體襯底上(未圖示)，優(yōu)選為淺溝槽隔離區(qū)(STI)，因此也可將介電絕緣區(qū)20稱為淺溝槽隔離區(qū)20。圖3A為剖面圖，淺溝槽隔離區(qū)20優(yōu)選的形成方法為在半導(dǎo)體襯底形成凹陷，然后用介電材料如二氧化硅填充該凹陷。
多晶硅長條22的形成方法例如可在淺溝槽隔離區(qū)20上先形成硅層，再用蝕刻方式移除不需要的部分。條狀物22通常為多晶硅，因此稱為多晶硅長條22，但也可包括非晶硅。多晶硅長條22最好不進(jìn)行摻雜，使其具有較高的電阻值，多晶硅長條22的厚度T1優(yōu)選約為0.1到1.0微米(μm)。
多晶硅長條22的側(cè)壁可進(jìn)一步由側(cè)壁間隔物23保護(hù)，如圖3B所示，如此多晶硅長條22可與隨后形成的鎢接觸栓塞隔絕。側(cè)壁間隔物23可經(jīng)由在多晶硅長條22上形成蝕刻終止層再除去不需要的部分而形成。此外，側(cè)壁間隔物23也可以跟其它側(cè)壁間隔物一起形成，例如柵極電極的側(cè)壁間隔物。另外，側(cè)壁間隔物23可延伸到多晶硅長條22的頂端，將多晶硅長條22與其上層完全隔絕。
圖3C說明圖3A結(jié)構(gòu)的立體圖，雖然在圖中只顯示一個多晶硅長條22，但在另一實施例中，也可包括一個以上的多晶硅長條22(參閱圖11，其為優(yōu)選實施例的俯視圖)，且優(yōu)選為相互平行。
參閱圖4，在淺溝槽隔離區(qū)20及多晶硅長條22上形成介電層24，在優(yōu)選實施例中，介電層24為層間介電層，其優(yōu)選為介電常數(shù)小于4.2的低介電常數(shù)材料，介電層24的厚度T2由設(shè)計規(guī)格和集成電路的需求決定，厚度T2必須大于多晶硅長條22的厚度T1，在優(yōu)選實施例中，厚度T2優(yōu)選為小于1.0微米。在另一實施例中，介電層24還包括除了層間介電層以外的其它介電層，例如蝕刻終止層。
圖5說明在介電層24中形成接觸孔26和28的立體圖，在介電層24上形成圖案化光致刻蝕劑(未顯示)，然后蝕刻介電層24形成接觸孔26和28，以露出淺溝槽隔離區(qū)20，接觸孔28定義出兩個接下來形成的保護(hù)線的圖案，接觸孔26定義出接下來形成的接觸栓塞的圖案，其亦即熔線元件。接觸孔26和28最好延伸到介電層24的底部，且經(jīng)由接觸孔26露出多晶硅長條22。
接觸孔26為狗骨頭形狀，其在中間區(qū)具有狹窄的部分261以及在末端區(qū)具有兩個較寬的部分262。在90納米技術(shù)中，接觸孔26的狹窄部分261的寬度W1小于約1.0微米，且優(yōu)選約為0.01微米到0.5微米之間，接觸孔26較寬的部分262的寬度W2優(yōu)選約為0.01微米到10微米之間。為了讓電流聚集效應(yīng)只發(fā)生在熔線元件的狹窄部分，而不會影響連接到熔線的金屬線，W2與W1優(yōu)選的比例為大于1.5，接觸孔28的寬度W3優(yōu)選約為0.01微米到10微米之間，其長度L實質(zhì)上大于或等于接觸孔26的中間區(qū)狹窄部分261的長度。本領(lǐng)域的技術(shù)人員應(yīng)可了解，W1、W2及W3的寬度與所使用的工藝技術(shù)有關(guān)，如果集成電路的尺寸縮小，則其寬度也將隨之減小。
圖6為金屬栓塞30和32分別在接觸孔26和28中形成后的結(jié)構(gòu)立體圖，需注意的是為了可以清楚顯示其結(jié)構(gòu)，其中省略了介電層24，雖然金屬栓塞30和32優(yōu)選是由鎢制成，但也可以使用鋁、銅或其它熟知的替代物及合金。此外，金屬栓塞30和32可以為復(fù)合結(jié)構(gòu)，包括例如阻擋層和黏著層，例如鈦/氮化鈦或氮化鉭以及其它層，優(yōu)選的阻擋層及黏著層包括不易于硅化反應(yīng)的材料。接觸栓塞30是作為熔線元件，因此在后文中稱為熔線元件30，接觸栓塞32則作為保護(hù)線32。
當(dāng)熔線元件30燒斷，由燒斷熔線元件30的電流產(chǎn)生的熱可能會使低介電常數(shù)介電層24產(chǎn)生裂縫，保護(hù)線32可終止斷裂，避免裂縫延伸到其它區(qū)域，因此，優(yōu)選的保護(hù)線32必須足夠長，以延伸到比裂縫可能發(fā)生的區(qū)域更遠(yuǎn)的區(qū)域。
形成與熔線元件30連接的連線如圖7和8所示，在優(yōu)選實施例中，使用單鑲嵌工藝形成金屬線；但在另一實施例中，也可先沉積金屬層(如鋁)再蝕刻以形成金屬線。圖7和8為沿著線A-A’(參閱圖6)的垂直面的剖面圖，在圖7中，在介電層24、熔線元件30及保護(hù)線32上形成介電層34，介電層34優(yōu)選為低介電常數(shù)介電層，其介電常數(shù)低于約3.5，更佳為超低介電常數(shù)介電層，其介電常數(shù)低于約2.5。接下來形成溝槽36，暴露出到少一部份的熔線元件30，最好是露出302的適當(dāng)區(qū)域，但使301保持覆蓋。
參閱圖8，在溝槽36中形成金屬線38，金屬線38的材料優(yōu)選為銅或銅合金，但其它材料如鋁或鋁合金也可以使用。在沉積銅或銅合金之前可先在溝槽36中形成擴(kuò)散阻擋層(未顯示)，其材料包括鈦、氮化鈦、鉭、氮化鉭或其它替代物。銅的沉積可通過先形成銅晶種或銅合金薄膜，然后在晶種層上沉積銅以填充溝槽36。接下來使用化學(xué)機械研磨(CMP)讓銅與介電層34的表面平坦化。
經(jīng)由上述工藝所形成之優(yōu)選實施例，其立體圖及俯視圖分別由圖9和10所示，其中形成一個多晶硅長條22；在另一實施例中，則形成一個以上的多晶硅長條22，其俯視圖如圖11所示。
當(dāng)程序化電壓施加在金屬線38之間，因為熔線元件30的狹窄部分301具有較小的寬度，所以在狹窄部分301的電流密度較高，多晶硅長條22的存在還降低了狹窄部分301的截面積，且加強電流聚集效應(yīng)，因此只需要較低的程序化電壓與/或較短的程序化時間。在示范性的實施例中，熔線元件30的寬度W1(參閱圖5)及厚度T2(參閱圖4)分別為0.13微米及0.4微米，當(dāng)施加1伏特(volt)的程序化電壓時，造成約0.01到0.1安培(amps)的程序化電流，通過熔線元件30的狹窄部分301的電流密度約為2安培/微米平方(A/μm2)，假設(shè)多晶硅長條22其厚度T1約為0.2微米，在多晶硅長條22上方的熔線區(qū)域的電流密度還可增加到約5安培/微米平方(A/μm2)。
本發(fā)明優(yōu)選實施例具有多項優(yōu)點，首先，熔線元件及其連接的金屬線為金屬對金屬的接觸，其可改善接觸并減少接觸阻抗，在接觸區(qū)域發(fā)生的壓降較小，且在接觸區(qū)域較少發(fā)生燒壞現(xiàn)象，所以程序化電壓及程序化時間較易控制；第二，本發(fā)明優(yōu)選實施例可隨著集成電路尺寸及操作電壓的減小而縮?。坏谌?，本發(fā)明優(yōu)選實施例完全與現(xiàn)行的集成電路工藝兼容，可使用與其它半導(dǎo)體元件相同的掩膜來形成本發(fā)明優(yōu)選實施例。
雖然本發(fā)明已揭示優(yōu)選實施例如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域的技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，可做些許更動與潤飾，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以后面所附的權(quán)利要求
所界定為準(zhǔn)。
權(quán)利要求
1.一種半導(dǎo)體結(jié)構(gòu)，包含淺溝槽隔離區(qū)；第一介電層，位于該淺溝槽隔離區(qū)上；接觸栓塞，由該第一介電層表面延伸到該淺溝槽隔離區(qū)，其中該接觸栓塞包括中間區(qū)以及兩個末端區(qū)，該中間區(qū)實質(zhì)上比該兩個末端區(qū)狹窄；以及兩個金屬線，位于第二介電層中，該第二介電層位于該第一介電層上，其中該兩個金屬線分別連接到該接觸栓塞的兩個末端區(qū)。
2.如權(quán)利要求
1所述的半導(dǎo)體結(jié)構(gòu)，還包括硅長條，位于該淺溝槽隔絕區(qū)上，且與該接觸栓塞的長邊方向垂直，其中該接觸栓塞的中間區(qū)在該硅長條之上，且該接觸栓塞實質(zhì)上比該硅長條厚。
3.如權(quán)利要求
2所述的半導(dǎo)體結(jié)構(gòu)，還包括多個側(cè)壁間隔物，位于該硅長條的側(cè)壁上。
4.如權(quán)利要求
1所述的半導(dǎo)體結(jié)構(gòu)，還包括保護(hù)線，位于該第一介電層中，其中該保護(hù)線在該接觸栓塞的側(cè)邊且平行于該接觸栓塞。
5.如權(quán)利要求
1所述的半導(dǎo)體結(jié)構(gòu)，其中該接觸栓塞包括鎢。
6.如權(quán)利要求
1所述的半導(dǎo)體結(jié)構(gòu)，其中該第一介電層直接位于該淺溝槽隔離區(qū)上。
7.如權(quán)利要求
1所述的半導(dǎo)體結(jié)構(gòu)，其中該接觸栓塞的兩個末端區(qū)的寬度比該中間區(qū)寬度大1.5倍以上。
8.一種電熔線，包含熔線元件，由鎢接觸栓塞在介電常數(shù)小于4.2的低介電常數(shù)層間介電層中形成，其中該熔線元件包括實質(zhì)上比兩個末端區(qū)狹窄的中間區(qū)；淺溝槽隔離區(qū)，位于該熔線元件下；以及兩個金屬線，位于該低介電常數(shù)層間介電層上，其中該兩個金屬線的一部分分別在該熔線元件不同的末端區(qū)上。
9.如權(quán)利要求
8所述的電熔線，還包括一個多晶硅長條，位于該熔線元件的中間區(qū)下，其中該多晶硅長條位于該淺溝槽隔離區(qū)上。
10.如權(quán)利要求
9所述的電熔線，包括一個以上相互平行的多晶硅長條。
11.如權(quán)利要求
8所述的電熔線，還包括兩個保護(hù)線，位于該熔線元件的兩側(cè)。
12.一種半導(dǎo)體結(jié)構(gòu)的形成方法，包含形成淺溝槽隔離區(qū)；形成第一介電層在該淺溝槽隔離區(qū)上；形成由該第一介電層表面延伸到該淺溝槽隔離區(qū)的接觸栓塞，其中該接觸栓塞包括實質(zhì)上比兩個末端區(qū)狹窄的中間區(qū)；形成第二介電層在該第一介電層上；形成兩個金屬線在該第二介電層中，其中該兩個金屬線分別連接到該接觸栓塞不同的末端區(qū)。
13.如權(quán)利要求
12所述的半導(dǎo)體結(jié)構(gòu)的形成方法，還包括在形成該第一介電層的步驟之前，在該淺溝槽隔離區(qū)上形成多晶硅長條，其中該接觸栓塞的中間區(qū)位于該多晶硅長條上，且該接觸栓塞實質(zhì)上比該多晶硅長條厚。
14.如權(quán)利要求
12所述的半導(dǎo)體結(jié)構(gòu)的形成方法，還包括在該接觸栓塞的側(cè)邊同時形成保護(hù)線。
15.如權(quán)利要求
12所述的半導(dǎo)體結(jié)構(gòu)的形成方法，其中形成該接觸栓塞的兩個末端區(qū)的寬度比該中間區(qū)寬度大1.5倍以上。
專利摘要
本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)、電熔線及其形成方法，該半導(dǎo)體結(jié)構(gòu)包括介電層，位于淺溝槽隔離區(qū)上，以及接觸栓塞，由該介電層表面延伸到該淺溝槽隔離區(qū)，其中該接觸栓塞包括中間區(qū)，該中間區(qū)實質(zhì)上比兩個末端區(qū)狹窄。該接觸栓塞形成熔線組件，該半導(dǎo)體結(jié)構(gòu)還包括兩個金屬線位于在該介電層上，其中兩個金屬線分別連接到該接觸栓塞不同的末端區(qū)。本發(fā)明的熔線元件及其連接的金屬線為金屬對金屬的接觸，其可改善接觸并減少接觸阻抗，在接觸區(qū)域較少發(fā)生燒壞現(xiàn)象，所以程序化電壓及程序化時間較易控制；本發(fā)明的半導(dǎo)體結(jié)構(gòu)可隨著集成電路尺寸及操作電壓的減小而縮小，并且完全與現(xiàn)行的集成電路工藝兼容，在本發(fā)明中可使用與其它半導(dǎo)體元件相同的掩膜。
文檔編號H01L21/768GK1992255SQ200610105783
公開日2007年7月4日 申請日期2006年7月25日
發(fā)明者陳學(xué)忠, 蔡豪益, 陳憲偉, 鄭心圃, 侯上勇 申請人:臺灣積體電路制造股份有限公司導(dǎo)出引文BiBTeX, EndNote, RefMan