專利名稱:高壓功率集成電路用少子環(huán)隔離結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明為一種適用于外延工藝功率集成電路高壓器件與低壓器件之間的隔離結(jié)構(gòu)，尤其涉及一種高壓功率集成電路用少子環(huán)隔離結(jié)構(gòu)。
背景技術(shù)：
在功率集成電路中，P型金屬氧化物半導(dǎo)體(PMOS)和N型金屬氧化物半導(dǎo)體(NMOS)組成互補(bǔ)式金屬氧化物半導(dǎo)體(CMOS)電路。由于PMOS寄生PNP雙極晶體管，NMOS寄生NPN雙極晶體管，結(jié)合在一起就構(gòu)成了PNPN的可控硅(SCR)結(jié)構(gòu)。當(dāng)可控硅結(jié)構(gòu)被觸發(fā)時(shí)，會使該結(jié)構(gòu)的電阻極大降低，有大電流流過結(jié)構(gòu)。每種可控硅結(jié)構(gòu)都存在固有的觸發(fā)門限，防治可控硅觸發(fā)的方法很多。
在功率集成電路的某些工作狀態(tài)下，高壓部分會對低壓部分注入載流子，觸發(fā)低壓CMOS寄生可控硅結(jié)構(gòu)。本發(fā)明通過引入高低壓之間的隔離結(jié)構(gòu)，減小注入載流子，防止可控硅結(jié)構(gòu)觸發(fā)。
目前很多高低壓隔離結(jié)構(gòu)需要特殊半導(dǎo)體制備工藝，在已開發(fā)工藝流程上并不適用。
技術(shù)內(nèi)容本發(fā)明提供一種適用于外延工藝功率集成電路高壓器件與低壓器件之間的隔離的高壓功率集成電路隔離結(jié)構(gòu)，本發(fā)明能夠有效防止外延高壓功率集成電路中寄生可控硅結(jié)構(gòu)觸發(fā)。
本發(fā)明采用如下技術(shù)方案一種用于高低壓功率電路隔離的高壓功率集成電路用少子環(huán)隔離結(jié)構(gòu)，包括P型襯底，在P型襯底上設(shè)有兩塊場氧化層，在P型襯底上設(shè)有重?fù)诫sN阱且該重?fù)诫sN阱位于兩塊場氧化層之間，在重?fù)诫sN阱與P型襯底之間設(shè)有深N型阱且該深N型阱延伸至兩塊場氧化層的下方，上述重?fù)诫sN阱與零電位相連接。
與現(xiàn)有技術(shù)相比，本發(fā)明具有如下優(yōu)點(diǎn)(1)本發(fā)明的結(jié)構(gòu)能夠有效吸收功率集成電路工作時(shí)從高壓結(jié)構(gòu)注入到襯底的載流子，從而避免低壓CMOS結(jié)構(gòu)寄生可控硅觸發(fā)。如圖3所示，高低壓結(jié)構(gòu)之間無隔離結(jié)構(gòu)時(shí)，高壓器件注入到襯底的電流全部流入低壓CMOS結(jié)構(gòu)，很容易引起寄生可控硅觸發(fā)。而使用圖5中接地電位的深N型阱保護(hù)結(jié)構(gòu)，大部分的襯底電流會被吸收，這樣能夠防止低壓CMOS結(jié)構(gòu)寄生可控硅觸發(fā)。
(2)本發(fā)明中深N型阱是高壓結(jié)構(gòu)中用到的深阱，結(jié)深是一般低壓阱的2～3倍以上，對襯底注入載流子的吸附效果要比普通低壓N型阱結(jié)構(gòu)好。圖4給出了淺N型阱結(jié)構(gòu)襯底電流示意圖，圖5給出了深N型阱結(jié)構(gòu)襯底電流示意圖，N型阱變深后高壓注入到低壓部分的電流會明顯減小。
(3)本發(fā)明的功率集成電路用少子環(huán)隔離結(jié)構(gòu)，具有較好的工藝兼容性，利用原制備工藝中固有深N型阱和重?fù)诫sN型阱，因此不需要修改固有工藝流程。
(4)本發(fā)明中深N型阱與地電位相連接，這點(diǎn)與傳統(tǒng)的少子環(huán)隔離結(jié)構(gòu)不同(傳統(tǒng)結(jié)構(gòu)一般與低壓電源相連接)。本結(jié)構(gòu)既能減小載流子注入芯片襯底，防止可控硅結(jié)構(gòu)觸發(fā)；又能避免少子電流注入到低壓電源，影響到整個(gè)芯片的可靠性。
圖1是本發(fā)明接地深阱少子環(huán)結(jié)構(gòu)剖面圖。
圖2是本發(fā)明接地深阱少子環(huán)結(jié)構(gòu)俯視圖。
圖3是高低壓結(jié)構(gòu)之間無保護(hù)結(jié)構(gòu)示意圖。
圖4是接低壓電源的淺N型阱保護(hù)結(jié)構(gòu)示意圖。
圖5是接地電位的深N型阱保護(hù)結(jié)構(gòu)示意圖。
具體實(shí)施方式一種高壓功率集成電路用少子環(huán)隔離結(jié)構(gòu)，包括P型襯底1，在P型襯底1上設(shè)有兩塊場氧化層2、3，在P型襯底1上設(shè)有重?fù)诫sN阱4且該重?fù)诫sN阱4位于兩塊場氧化層2、3之間，在重?fù)诫sN阱4與P型襯底1之間設(shè)有深N型阱5且該深N型阱5延伸至兩塊場氧化層2、3的下方，上述重?fù)诫sN阱4與零電位相連接。在場氧化層2、3及重?fù)诫sN阱4的上方設(shè)有介質(zhì)層6，在重?fù)诫sN阱4上連接有接零電位金屬7。
本發(fā)明在制備時(shí)，首先選擇P型襯底，制作深N型阱，然后制備場氧化層，然后進(jìn)行重?fù)诫sN型阱注入，然后淀積介質(zhì)層并刻蝕，接下來是接零電位金屬引線的制備及鈍化處理，整個(gè)工藝過程完全與原體硅功率集成電路制備工藝兼容。
權(quán)利要求
1.一種高壓功率集成電路用少子環(huán)隔離結(jié)構(gòu)，包括P型襯底(1)，在P型襯底(1)上設(shè)有兩塊場氧化層(2、3)，其特征在于在P型襯底(1)上設(shè)有重?fù)诫sN阱(4)且該重?fù)诫sN阱(4)位于兩塊場氧化層(2、3)之間，在重?fù)诫sN阱(4)與P型襯底(1)之間設(shè)有深N型阱(5)且該深N型阱(5)延伸至兩塊場氧化層(2、3)的下方，上述重?fù)诫sN阱(4)與零電位相連接。
2.根據(jù)權(quán)利要求
1所述的高壓功率集成電路用少子環(huán)隔離結(jié)構(gòu)，其特征在于在場氧化層(2、3)及重?fù)诫sN阱(4)的上方設(shè)有介質(zhì)層(6)，在重?fù)诫sN阱(4)上連接有接零電位金屬(7)。
專利摘要
本發(fā)明公開了一種適用于外延工藝功率集成電路高壓器件與低壓器件之間的隔離的高壓功率集成電路隔離結(jié)構(gòu)，包括P型襯底，在P型襯底上設(shè)有兩塊場氧化層，在P型襯底上設(shè)有重?fù)诫sN阱且該重?fù)诫sN阱位于兩塊場氧化層之間，在重?fù)诫sN阱與P型襯底之間設(shè)有深N型阱且該深N型阱延伸至兩塊場氧化層的下方，上述重?fù)诫sN阱與零電位相連接。本發(fā)明能夠有效防止外延高壓功率集成電路中寄生可控硅結(jié)構(gòu)觸發(fā)，且本發(fā)明中深N型阱是高壓結(jié)構(gòu)中用到的深阱，對襯底注入載流子的吸附效果要比普通低壓N型阱結(jié)構(gòu)好。
文檔編號H01L27/04GK1996598SQ200610098371
公開日2007年7月11日 申請日期2006年12月15日
發(fā)明者易揚(yáng)波, 孫偉鋒, 李海松, 李 杰, 徐申, 夏曉娟, 時(shí)龍興 申請人:東南大學(xué)導(dǎo)出引文BiBTeX, EndNote, RefMan