中高壓集成電路中的降壓電路的制作方法
【專利摘要】一種中高壓集成電路中的降壓電路，為集成電路中的低壓控制部分的提供電源，該降壓電路包括MOS管N1、電容C1，其特征是，MOS管N1的漏極接外部供電的高壓電源的輸入端VCC，MOS管N1的源極通過電容C1接地，MOS管N1的源極為低壓電源的輸出端VDD向內(nèi)部控制電路部分供電，MOS管N1的襯底接地，MOS管N1的柵極與一控制電壓信號相連接，所述的MOS管為高壓型N溝道耗盡管或零伏本征管，所述的控制電壓信號的電壓值≥0V。該降壓電路結(jié)構(gòu)簡單、可靠，靜態(tài)電流消耗小，具有良好的降壓和穩(wěn)壓的性能。
【專利說明】
中高壓集成電路中的降壓電路
技術(shù)領(lǐng)域
[0001]本實用新型涉及一種中高壓集成電路中的降壓電路，它可將向集成電路供電的中高壓電源在集成電路內(nèi)部轉(zhuǎn)換成低壓電源，本電路可以廣泛應(yīng)用于高低壓混合的帶有內(nèi)部邏輯控制的電源管理電路、數(shù)模混合電路等場合。
【背景技術(shù)】
[0002]高壓集成電路的應(yīng)用愈來愈廣泛，已經(jīng)普遍應(yīng)用于LED驅(qū)動、適配器、電器控制等場合。而帶有智能控制型的高壓電路更是發(fā)展迅速，愈來愈受到人們的青睞。中高壓型集成電路一般電源供電電壓較高，通常在7V以上，這個電壓很難直接提供給智能控制邏輯電路(一般1.5?5.5v)。雖然低壓邏輯電路的電壓范圍要求不高(一般可以20%以上的允許范圍)，但是直接從高壓供電電壓轉(zhuǎn)換到低壓，還是經(jīng)常會遇到很多問題，并耗費較多的資源。
[0003]傳統(tǒng)的解決方法，一種是通過輸入多種電源電壓實現(xiàn)，即既有高壓電源輸入，又有低壓電源輸入，這樣必然占據(jù)多個集成電路的引腳，使得集成電路的封裝和線路變得復雜。另外一種實現(xiàn)方式則只需要單個高壓電源輸入，通過集成電路內(nèi)部的降壓電路實現(xiàn)高電壓到低電壓的轉(zhuǎn)換。目前采用較多的是通過內(nèi)部LDO的方式實現(xiàn)降壓，也就是先采用帶隙(Bandgap)基準產(chǎn)生電壓或電流基準，然后用電壓比較器的方式產(chǎn)生一個實際需要的電壓，經(jīng)過驅(qū)動輸出到內(nèi)部，供內(nèi)部低壓電路使用。這種方式的優(yōu)點是輸出電壓較為準確，但是其缺點很明顯:轉(zhuǎn)換電路消耗的靜態(tài)電流較大，電路結(jié)構(gòu)和工藝復雜、資源消耗多，而且在量產(chǎn)時需要比較繁雜的電阻修正過程。

【發(fā)明內(nèi)容】

[0004]本實用新型的目的，是提供一種中高壓集成電路中的降壓電路，為集成電路中的低壓控制部分的提供電源。該電路和傳統(tǒng)電路相比，形式實用可靠，性能良好，可以廣泛應(yīng)用于中高壓集成電路中的電源管理中。由于低壓邏輯部分的電源供電不需要額外的引腳輸入，因此可以簡化電路的封裝形式，降低芯片成本，便于產(chǎn)品的應(yīng)用。
[0005]本實用新型的技術(shù)方案是，一種中高壓集成電路中的降壓電路，其包括MOS管N1、電容CI，其特征是，MOS管NI的漏極接外部供電的高壓電源的輸入端VCC，MOS管NI的源極通過電容Cl接地，MOS管NI的源極為低壓電源的輸出端VDD向內(nèi)部控制電路部分供電，MOS管NI的襯底接地，MOS管NI的柵極與一控制電壓信號相連接，所述的MOS管為高壓型N溝道耗盡管或零伏本征管，所述的控制電壓信號的電壓值20V。
[0006]所述的控制電壓信號由電阻R1、二極管Dl、D2構(gòu)成的電路產(chǎn)生，電阻Rl的一端接高壓電源的輸入端VCC，電阻Rl的另一端接二極管Dl的正極，二極管Dl的負極接二極管D2的正極，二極管D2的負極接地，二極管Dl的正極與MOS管NI的柵極相連接。
[0007]所述的控制電壓信號的電壓值為0V，通過MOS管NI的柵極接地而實現(xiàn)。
[0008]本實用新型的特點是，由于MOS管NI的閾值電壓為負，上電時MOS管NI柵極的控制電壓2 0V，電容Cl兩端的電壓為0，M0S管NI上電后馬上導通，低壓電源輸出端VDD的電壓穩(wěn)步上升，直到MOS管NI的柵極和源極的電壓差VGS接近開啟電壓Vth，MOS管NI將從導通轉(zhuǎn)為臨界導通狀態(tài)，低壓電源輸出端VDD的電壓基本穩(wěn)定。若負載增大，電流上升，會導致低壓電源輸出端VDD電壓的下降趨勢，而低壓電源輸出端VDD的電壓降低必然導致VGS的增大，并使得VGS>Vth，導致MOS管NI導通，低壓電源輸出端VDD電壓提升;反之，如果負載減小，電流下降，會導致低壓電源輸出端VDD電壓的上升趨勢，而低壓電源輸出端VDD電壓的上升必然導致VGS的減小，并使得VGS〈Vth，導致耗盡管NI截止，低壓電源輸出端VDD電壓下降。
[0009]與現(xiàn)有技術(shù)相比本實用新型的電路結(jié)構(gòu)簡單、可靠，靜態(tài)電流消耗小，具有良好的降壓和穩(wěn)壓的性能。
【附圖說明】
[0010]圖1為本實用新型第一實施例的電路原理圖。
[0011]圖2為本實用新型第二實施例的電路原理圖。
【具體實施方式】
[0012]第一實施例:中高壓集成電路中的降壓電路，其包括MOS管N1、電容Cl，其特征是，MOS管NI的漏極接外部供電的高壓電源的輸入端VCC，MOS管NI的源極通過電容CI接地，MOS管NI的源極為低壓電源的輸出端VDD向內(nèi)部控制電路部分供電，MOS管NI的襯底接地，MOS管NI的柵極與一控制電壓信號相連接，所述的MOS管為高壓型N溝道耗盡管或零伏本征管，所述的控制電壓信號由電阻R1、二極管Dl、D2構(gòu)成的電路產(chǎn)生，電阻Rl的一端接高壓電源的輸入端VCC，電阻Rl的另一端接二極管Dl的正極，二極管Dl的負極接二極管D2的正極，二極管D2的負極接地，二極管Dl的正極與MOS管NI的柵極相連接。
[0013]MOS管NI是電路的核心器件，為高壓型N溝道耗盡管(或零伏本征管)，其參數(shù)根據(jù)高壓供電電壓和內(nèi)部低壓控制電路所需電壓來決定。一般要求其開啟電壓Vth為負值(小于或等于Ov)，通常可以在-0.5v左右。另外對MOS管的電流輸出有一定要求，一般根據(jù)內(nèi)部低壓控制電路的需要來設(shè)計，內(nèi)部控制電路要求的電流越大，MOS管的電流輸出能力也要加大。通過調(diào)整MOS管的寬長比來實現(xiàn)輸出電流的控制。
[0014]電阻Rl、二極管D1、D2組成控制電壓信號電路，可以產(chǎn)生大約2個二極管的正向壓降，根據(jù)內(nèi)部低壓控制電路所需電壓，可以多串接或少串接二極管的個數(shù)。通常電路中Rl可以取值60K左右，當輸入端VCC與輸出端VDD的壓差較大時，這個電阻可以適當提高，而當輸入端VCC與輸出端VDD的壓差較小時，應(yīng)適當減小這個電阻，以保證MOS管NI柵極上電壓的穩(wěn)定，并不至于引起靜態(tài)電流的過分增加。
[0015]電容Cl是內(nèi)部控制電路供電電源的濾波電容，并分布于各個負載電路附近，達到穩(wěn)定工作并減少內(nèi)部電路噪聲的目的。根據(jù)實際情況盡量做大，電容Cl可采用MOS電容或PIP或MIM等各種電容形式實現(xiàn)。
[0016]電阻負載RL代表內(nèi)部控制電路部分，為示意負載，連接在低壓電源的輸出端VDD與地之間。
[0017]粗略估算，輸出端VDD的電壓計算可以這樣近似
[0018]VDD * Vr + Vth
[0019]其中Vr是R1、D1、D2組成的控制電壓電壓，也就是MOS管NI柵極的電壓，Vth是MOS管NI的開啟電壓，一般為負值。輸出端VDD電壓可以粗略估算為這個兩個電壓的絕對值的和。
[0020]第二實施例:MOS管NI的開啟電壓Vth做到更負的電壓(如-1.5v)時，在輸出端VDD的電壓范圍之內(nèi)，可以省略二極管和電阻，亦即MOS管NI的柵極直接接地，由于沒有二極管，整個電路受溫度的影響幾乎可以忽略，電路將變得更簡潔更可靠。
[0021]需要說明的是，在目前集成電路工藝中，無論是高壓還是低壓，耗盡管已經(jīng)成為一種常用器件之一。當然也有一些低壓工藝只提供零開啟電壓的本征管(Native M0S)，也可以利用本電路的工作原理加以運用。
【主權(quán)項】
1.一種中高壓集成電路中的降壓電路，其包括MOS管N1、電容Cl，其特征是，MOS管NI的漏極接外部供電的高壓電源的輸入端VCC，M0S管NI的源極通過電容Cl接地，MOS管NI的源極為低壓電源的輸出端VDD向內(nèi)部控制電路部分供電，MOS管NI的襯底接地，MOS管NI的柵極與一控制電壓信號相連接，所述的MOS管為高壓型N溝道耗盡管或零伏本征管，所述的控制電壓信號的電壓值2 ον。2.根據(jù)權(quán)利要求1所述的中高壓集成電路中的降壓電路，其特征是，所述的控制電壓信號由電阻R1、二極管Dl、D2構(gòu)成的電路產(chǎn)生，電阻Rl的一端接高壓電源的輸入端VCC，電阻Rl的另一端接二極管Dl的正極，二極管Dl的負極接二極管D2的正極，二極管D2的負極接地，二極管Dl的正極與MOS管NI的柵極相連接。3.根據(jù)權(quán)利要求1所述的中高壓集成電路中的降壓電路，其特征是，所述的控制電壓信號的電壓值為OV，通過MOS管NI的柵極接地而實現(xiàn)。
【文檔編號】H02M1/08GK205490105SQ201620236268
【公開日】2016年8月17日
【申請日】2016年3月26日
【發(fā)明人】唐偉, 李曙生, 周國付
【申請人】泰州亞芯微電子科技有限公司