專利名稱：集成電路及鎖相環(huán)電路的制作方法
技術領域：
本發(fā)明大體是有關于高速通信，更具體地，是關于一種高速通信中使用的壓控振蕩器(voltage controlled oscillator)與鎖相環(huán)電路。
技術背景對于例如電腦、通信裝置、RF IC 4支術以及高頻時鐘的應用來說， 近年來高速數據傳送的需要逐漸增長。高速壓控振蕩器與分頻器 (frequency divider)是電腦與通信應用普遍采用以進行例如頻率合成， 升頻及降頻操作的必要構造模塊。舉例來說，由分頻器所實施的預分 頻器(prescaler)是鎖相環(huán)電路(Phase-Locked Loop, PLL)內的重要組件 之一(如圖1所示)，其廣泛被作為無線接收器的頻率合成器來應用。 RF/微波的PLL中普遍使用靜態(tài)或動態(tài)數字分頻器。它們具有架構簡 單、帶寬大與較佳的過程變化(process variations)穩(wěn)定性?？墒?，隨著 無線操作的頻率超過了低GHz范圍，數字分頻器的功率消耗成為一個 問題。換句話說，數字分頻器要達到功率要求越來越難，特別是對低 功耗的移動應用更具挑戰(zhàn)。而且，由于大量功率消耗，高速數字分頻 器還可能引起顯著的噪音損害。壓控振蕩器一4殳利用電感與電容庫(inductors and capacitor bank) 來形成共振網絡(resonance network),并產生高頻振蕩信號。 一般地， IC中電感與電容庫占據比其它電路更大的電路面積，導致IC電路尺 寸更大，因此提高了制造成本。因此，需要更高功效且更小電路尺寸的壓控振蕩器與分頻器。發(fā)明內容因此，本發(fā)明提供一種新的集成電路與鎖相環(huán)電路。 本發(fā)明提供一種集成電路，包含偏壓電^各，產生第一偏壓電壓信號，輸出頻率具有振蕩頻率的比率，其中振蕩信號包含AC與DC 成分，電流模式邏輯分頻器接收AC成分以決定注入頻率并重復使用 DC成分，來提供末端電流以決定電流模式邏輯分頻器的固有頻率，且 輸出頻率由注入頻率與固有頻率決定。本發(fā)明另提供一種鎖相環(huán)電路，包含鑒相器，偵測參考信號與 輸出信號的相位差信號；LC共振電路，耦接至上述鑒相器，接收上述 相位差信號以產生具有振蕩頻率的振蕩信號；偏壓電路，產生第一偏 壓電壓與第二偏壓電壓；以及電流才莫式邏輯分頻器，耦接至偏壓電路 與LC共振電路，由第一偏壓電壓與第二偏壓電壓偏壓，接收振蕩信 號以產生具有振蕩頻率的比率的輸出頻率的輸出信號，其中振蕩信號 包含AC與DC成分，電流模式邏輯分頻器接收AC成分以決定注入頻 率并重復使用DC成分，來提供末端電流以決定電流模式邏輯分頻器 的固有頻率，且輸出頻率由注入頻率與固有頻率決定。本發(fā)明的集成電路因需要較少電容，能夠占據較少電路面積并降 低制造成本。


圖1顯示鎖相環(huán)電路的示例方框示意圖。圖2顯示根據本發(fā)明的示例壓控振蕩器與CML分頻器的方框示意圖。
具體實施方式
在說明書及權利要求書當中使用了某些詞匯來稱呼特定的元件。 本領域的技術人員應可理解，硬件制造商可能會用不同的名詞來稱呼 同 一個元件。本說明書及權利要求書并不以名稱的差異來作為區(qū)分元 件的方式，而是以元件在功能上的差異來作為區(qū)分的準則。在通篇說 明書及權利要求書當中所提及的"包含"是開放式的用語，故應解釋 成"包含但不限定于"。此外，"耦接" 一詞在jt匕是包含任何直接及間接的電氣連接手段。因此，若文中描述第一裝置耦接于第二裝置， 則代表第一裝置可直接電氣連接于第二裝置，或通過其它裝置或連接 手段間接地電氣連接到第二裝置。
圖1顯示鎖相環(huán)電路的示例方框示意圖，其包含在回路中耦接的
鑒相器100，環(huán)路濾波器102,壓控振蕩器104，以及分頻器106。
壓控振蕩器104可為LC共振器(LC resonator),其產生振蕩信號 Svco。分頻器106將振蕩信號Svco的頻率除一個因子(例如除2)，來 產生輸出信號SOUT。分頻器106可為利用差分架構的電流模式邏輯 (Current Mode Logic, CML)分頻器。如圖1所應用的電^各的壓控4展蕩 器104需要較少的電容，于是減少了 LC共振器內的電容庫的電路面 積與制造成本。
圖2顯示根據本發(fā)明的示例壓控振蕩器與CML分頻器的方框示意 圖，其包含偏壓電路20, LC共振器22， CML分頻器24， CML緩沖 器26與去耦電路28。偏壓電路20耦接至LC共振器22與CML分頻 器24,且兩者都耦接至CML緩沖器26，接著耦才妄至去耦電路28。
偏壓電路20包含電流源IbUs,晶體管M200,以及偏壓電阻R200 至R204,用于提供偏壓電流給CML分頻器24。電流源Ibias與晶體管 M200提供電流鏡偏壓，以建立R200至R204的偏壓電壓。偏壓電壓 依據電流要求可為相同或不同。
LC共振器22是LC庫振蕩器(LC tank resonator),其于振蕩頻率 產生振蕩信號。LC共振器22包含PMOS交叉耦接的晶體管對M220, 電容C220與C222,變容二極管V220與V222, 電容庫C224以及電 感L220。 PMOS交叉耦接的晶體管對M220提供負的gm來消除LC共 振器22內的阻性能量消耗。LC共振器22可更包含NMOS交叉耦接 的晶體管對(圖未示)，以作為PMOS交叉耦接晶體管的替換。實際上， PMOS交叉耦接的晶體管對提供比NMOS交叉耦4妄的晶體管對更佳的 閃爍噪音性能(flicker noise performance)。振蕩信號的振蕩頻率可由控 制電壓Vt匿來細調。振蕩信號包含差分信號對CLK+與CLK-。振蕩 信號包含AC與DC成分，CML分頻器24接收AC成分來決定注入頻 率(injected frequency), 并重復利用 DC成分來提供末端電流(tail current),以決定CML分頻器的固有頻率(natural frequency),以及CML
8分頻器24的輸出頻率由注入頻率與固有頻率決定。電感L220的中間 抽頭(center tap)通過電容對C280耦接至CML分頻器24,如此其中所 有DC電流經過CML分頻器24流向4妄地端。因為《扁壓電3各20控制由 晶體管M241至M247產生偏壓電流，CML分頻器24內的DC總量與 LC共振器22內的DC總量相等，都由偏壓電路20限制。其中晶體管 M241、 M243、 M245及M247可被稱作末端晶體管，其接收偏壓電壓 及振蕩信號，以產生末端電流給差分晶體管對M240、 M242、 M244 及M246來產生差分輸出信號Vvcol與Vvco2。
CML分頻器24 AC耦接至LC共振器22,以通過電容C240與C242 接收差分振蕩信號CLK+與CLK-。 CML分頻器24是由CML電路將 差分輸出信號Vvcol與Vvco2反饋給輸入端構成的兩個D觸發(fā)器。CML 分頻器24操作于由振蕩信號對CLK+與CLK-決定的跟蹤與鎖存模式 (track and latch mode)。于跟蹤才莫式中，信號CLK+為"高"，而信號 CLK-為"低"，晶體管M241開啟且晶體管M243關閉，使得晶體管對 M240的漏電流3艮3宗車t出電壓對Vvcol及Vvco2,》口jt匕通過電阻R240 與R242來建立輸出漏極電壓。于鎖存模式中，信號CLK+為"低"， 而信號CLK曙為"高"，晶體管M241關閉而晶體管M243開啟，使得 鎖存晶體管對M242鎖存之前晶體管級M240的岸俞出漏極電壓。同樣， 當信號CLK+為"低，，且信號CLK-為"高"時，晶體管M245開啟而 晶體管M247關閉，使得晶體管對M244跟蹤晶體管對M240的輸出漏 極電壓，并通過電阻R244及R246建立輸出漏極電壓。當CLK+信號 為"高"且CLK-信號為"低，，時，晶體管M245關閉而晶體管M247 開啟，使得晶體管對M246鎖存之前晶體管級M244的輸出漏極電壓 并輸出輸出電壓對。電阻R240至R246不<又用來決定輸出信號對的固 有頻率，也用來隔離輸出信號對與LC共振器22。
當振蕩信號具有零振幅時，CML分頻器24產生輸出信號對，其 具有由負載電阻R240至R246、小信號跨導gm，以及柵極與接線電容 (gate and wire capacitance)決定的固有頻率，即所謂的自才展蕩 (self-oscillation)。當4展蕩信號的幅度增加時，CML分頻器24會經歷 "注入鎖相效應(injection locking effect)'，。因為豐#入振蕩信號CLK+ 與CLK-的注入，CML分頻器24表現為具有從固有頻率獲得的輸出信號的輸出時鐘頻率的振蕩器，以于輸入振蕩信號CLK+與CLK-的半速 率頻率振蕩，表現為除2的分頻器。
CML緩沖器26操作時有小幅電壓擺動(small voltage swings), 2 Vthn的峰-峰差分模式，其中電壓vt匪為NMOS晶體管260至266的 閾值電壓，如此提供高速振蕩輸出SOUT1與SOUT2。去耦電路28耦接 至電感L220的中間抽頭，從LC共振器22提供AC信號的虛擬接地 端。
本發(fā)明雖用較佳實施方式說明如上，然而其并非用來限定本發(fā)明 的范圍，任何本領域中技術人員，在不脫離本發(fā)明的精神和范圍內， 做的任何更動與改變，都在本發(fā)明的保護范圍內，具體以權利要求界 定的范圍為準。
權利要求
1.一種集成電路，包含偏壓電路，產生第一偏壓電壓與第二偏壓電壓；LC共振電路，產生具有振蕩頻率的振蕩信號；以及電流模式邏輯分頻器，耦接至上述偏壓電路與上述LC共振電路，由上述第一偏壓電壓與上述第二偏壓電壓偏壓，并接收上述振蕩信號，以產生具有輸出頻率的輸出信號，上述輸出頻率是上述振蕩頻率的一比值，其中上述振蕩信號包含AC與DC成分，上述電流模式邏輯分頻器接收上述AC成分以決定注入頻率并重復使用上述DC成分，來提供末端電流以決定上述電流模式邏輯分頻器的固有頻率，且上述輸出頻率由上述注入頻率與上述固有頻率決定。
2. 如權利要求1所述的集成電路，其特征在于，更包含去耦電容， 耦接至上述電感的中間，提供AC信號一個虛擬接地。
3. 如權利要求1所述的集成電路，其特征在于，上述偏壓電路包含電流源，提供偏壓電流；偏壓晶體管，耦接至上述電流源與上述電流才莫式邏輯分頻器，配 置為電流鏡，以接收上述偏壓電流并產生鏡像電流；以及第一偏壓電阻與第二偏壓電阻，耦接至上述偏壓晶體管與上述電 流模式邏輯分頻器，接收上述鏡像電流來建立上述第一偏壓電壓與上 述第二偏壓電壓。
4. 如權利要求1所述的集成電路，其特征在于，上述電流模式邏 輯分頻器包含第一電容與第二電容，耦接來自LC共振電路的上述振 蕩信號至上述電流模式邏輯分頻器。
5. 如權利要求1所述的集成電路，其特征在于，上述電流模式邏 輯分頻器包含第一末端晶體管，接收上述第一偏壓電壓與上述振蕩信號，以產 生第一末端電流；第二末端晶體管，接收上述第二偏壓電壓與上述振蕩信號，以產 生第二末端電流；以及第一差分晶體管對與第二差分晶體管對，分別耦接至上述LC共 振電路與上述第一末端晶體管之間及上述LC共振電路與上述第二末 端晶體管之間，接收上述第一末端電流與上述第二末端電流以產生上 述輸出信號。
6. 如權利要求5所述的集成電路，其特征在于，當上述第一末端 晶體管開啟而上述第二末端晶體管關閉時，上述第一差分晶體管對跟蹤上述輸出信號，并建立輸出漏極電壓；當上述第一末端晶體管關閉 而上述第二末端晶體管開啟時，上述第二差分晶體管對鎖存上述第一 差分晶體管對的上述輸出漏極電壓。
7. 如權利要求5所述的集成電路，其特征在于，上述電流模式邏 輯分頻器更包含第三末端晶體管，接收上述第一偏壓電壓與上述振蕩信號； 第四末端晶體管，接收上述第二偏壓電壓與上述振蕩信號；以及 第三差分晶體管對與第四差分晶體管對，分別耦接至上述LC共振電路與上述第三末端晶體管之間及上述LC共振電路與上述第四末端晶體管之間，其中當上述第三末端晶體管開啟而上述第四末端晶體管關閉時， 上述第三差分晶體管對跟蹤上述第一差分晶體管對的輸出漏極電壓； 當上述第三末端晶體管關閉而上述第四末端晶體管開啟時，上述第四 差分晶體管對鎖存上述第三差分晶體管對的上述輸出漏極電壓。
8. 如權利要求1所述的集成電路，其特征在于，更包含電流模式 邏輯緩沖器，耦接至上述電流模式邏輯分頻器。
9. 如權利要求1所述的集成電路，其特征在于，上述振蕩信號與 上述輸出信號為差分信號。
10. —種鎖相環(huán)電路，包含鑒相器，偵測參考信號與輸出信號的相位差信號； LC共振電路，耦接至上述鑒相器，接收上述相位差信號以產生具 有振蕩頻率的振蕩信號；偏壓電路，產生第一偏壓電壓與第二偏壓電壓；以及電流模式邏輯分頻器，耦接至上述偏壓電路與上述LC共振電路， 由上述第一偏壓電壓與上述第二偏壓電壓偏壓，4妄收上述振蕩信號以 產生具有上述振蕩頻率的比率的輸出頻率的上述輸出信號，其中上述振蕩信號包含AC與DC成分，上述電流模式邏輯分頻 器接收上述AC成分以決定注入頻率并重復使用上述DC成分，來提 供末端電流以決定上述電流模式邏輯分頻器的固有頻率，且上述輸出 頻率由上述注入頻率與上述固有頻率決定。
11. 如權利要求10所述的鎖相環(huán)電路，其特4正在于，更包含去耦 電容，耦接至上述電感的中間，給AC信號提供一個虛擬接地。
12. 如權利要求10所述的鎖相環(huán)電路，其特4正在于，上述偏壓電 路包含電流源， 一是供偏壓電流；偏壓晶體管，耦接至上述電流源與上述電流才莫式邏輯分頻器，被 配置為電流鏡，以接收上述偏壓電流并產生鏡^象電流；以及第一偏壓電阻與第二偏壓電阻，耦接至上述偏壓晶體管與上述電 流模式邏輯分頻器，接收上述鏡像電流來建立上述第一偏壓電壓與上 述第二偏壓電壓。
13. 如權利要求10所述的鎖相環(huán)電路，其特征在于，上述電流模 式邏輯分頻器包含第一電容與第二電容，耦接來自LC共振電路的上 述振蕩信號至上述電流模式邏輯分頻器。
14. 如權利要求10所述的鎖相環(huán)電路，其特征在于，上述電流模 式邏輯分頻器包含第一末端晶體管，接收上述第一偏壓電壓與上述振蕩信號，以產 生第 一末端電流；第二末端晶體管，接收上述第二偏壓電壓與上述振蕩信號，以產 生第二末端電流；以及第一差分晶體管對與第二差分晶體管對，分別耦接至上述LC共 振電路與上述第一末段晶體管之間及上述LC共振電路與上述第二末 端晶體管之間，接收上述第一末端電流與上述第二末端電流以產生上 述輸出信號。
15. 如權利要求14所述的鎖相環(huán)電路，其特4正在于，當上述第一末端晶體管開啟而上述第二末端晶體管關閉時，上述第一差分晶體管對跟蹤上述輸出信號，并建立輸出漏極電壓；當上述第一末端晶體管關閉而上述第二末端晶體管開啟時，上述第二差分晶體管對鎖存上述 第一差分晶體管對的上述輸出漏極電壓。
16. 如權利要求14所述的鎖相環(huán)電路，其特;f正在于，上述電流模 式邏輯分頻器更包含第三末端晶體管，接收上述第一偏壓電壓與上述振蕩信號； 第四末端晶體管，接收上述第二偏壓電壓與上述振蕩信號；以及 第三差分晶體管對與第四差分晶體管對，分別耦接至上述LC共振電路與上述第三末端晶體管之間及上述LC共4展電路與上述第四末端晶體管之間，其中當上述第三末端晶體管開啟而上述第四末端晶體管關閉時， 上述第三差分晶體管對跟蹤上述第一差分晶體管對的輸出漏極電壓； 當上述第三末端晶體管關閉而上述第四末端晶體管開啟時，上述第四 差分晶體管對鎖存上述第三差分晶體管對的上述輸出漏極電壓。
17. 如權利要求10所述的鎖相環(huán)電路，其特4正在于，更包含電流 模式邏輯緩沖器，耦接至上述電流模式邏輯分頻器。
全文摘要
本發(fā)明提供一種集成電路與鎖相環(huán)電路，上述集成電路包含偏壓電路，產生第一偏壓電壓與第二偏壓電壓；LC共振電路，產生具有振蕩頻率的振蕩信號；以及電流模式邏輯分頻器，接至偏壓電路與LC共振電路，由第一偏壓電壓與第二偏壓電壓偏壓，接收振蕩信號，以產生具有輸出頻率的輸出信號，輸出頻率具有振蕩頻率的比率，其中振蕩信號包含AC與DC成分，電流模式邏輯分頻器接收AC成分以決定注入頻率并重新使用DC成分，來提供末端電流以決定電流模式邏輯分頻器的固有頻率，且輸出頻率由注入頻率與固有頻率決定。本發(fā)明的集成電路因需要較少電容，能夠占據較少電路面積并降低制造成本。
文檔編號H03L7/099GK101662280SQ20091016924
公開日2010年3月3日 申請日期2009年8月24日 優(yōu)先權日2008年8月28日
發(fā)明者吳敏潔, 王明輝, 連偉量, 郭倉甫 申請人:聯(lián)發(fā)科技(新加坡)私人有限公司