本發(fā)明屬于半導(dǎo)體器件及制造領(lǐng)域，特別是涉及一種半導(dǎo)體存儲器及其制造方法。

背景技術(shù)：

動態(tài)隨機(jī)存儲器(dynamicrandomaccessmemory，簡稱：dram)是計算機(jī)中常用的半導(dǎo)體存儲器件，由許多重復(fù)的存儲單元組成。每個存儲單元通常包括電容器10和晶體管11；晶體管11的柵極與字線13相連、漏極與位線12相連、源極與電容器10相連；字線13上的電壓信號能夠控制晶體管11的打開或關(guān)閉，進(jìn)而通過位線12讀取存儲在電容器10中的數(shù)據(jù)信息，或者通過位線12將數(shù)據(jù)信息寫入到電容器10中進(jìn)行存儲，如圖1所示。

現(xiàn)有的動態(tài)隨機(jī)存儲器中的電容器多為單面電容器結(jié)構(gòu)，嚴(yán)重限制了單位面積內(nèi)電容值的提高。

另外，現(xiàn)有的電容陣列對邊際的處理通常采用矩形窗口22的掩蔽層20，如圖2所示，這種矩形窗口的掩蔽層通常會從位于邊際的若干電容器21的位置穿過，從而導(dǎo)致這些位于邊際的若干電容器的部分缺失，大大降低了電容器陣列的整體性能，并且影響了后續(xù)電容器與其它芯片進(jìn)行金屬連接及封裝應(yīng)用的穩(wěn)定性。

鑒于以上所述，提供一種具有良好的機(jī)械穩(wěn)定結(jié)構(gòu)、并可有效提高電容器與其它芯片進(jìn)行金屬連接及封裝應(yīng)用的穩(wěn)定性的半導(dǎo)體存儲器及其制造方法實屬必要。

技術(shù)實現(xiàn)要素：

鑒于以上所述現(xiàn)有技術(shù)的缺點，本發(fā)明的目的在于提供一種半導(dǎo)體存儲器及其制造方法，以實現(xiàn)一種雙u形下電極具有良好的機(jī)械穩(wěn)定結(jié)構(gòu)、并可有效提高電容器與其它芯片進(jìn)行金屬連接及封裝應(yīng)用的穩(wěn)定性的半導(dǎo)體存儲器及其制造方法。

為實現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種半導(dǎo)體存儲器的制造方法，包括：1)提供一半導(dǎo)體襯底，所述襯底上形成有多個在內(nèi)存數(shù)組結(jié)構(gòu)中的第一焊盤、以及排除在所述內(nèi)存數(shù)組結(jié)構(gòu)之外且位于所述第一焊盤外周的若干第二焊盤；2)于所述襯底上形成交替層疊的介質(zhì)層及支撐層；3)于所述介質(zhì)層上形成第一掩膜以及第二掩膜，所述第一掩膜用于刻蝕所述介質(zhì)層以形成與所述第一焊盤對應(yīng)的電容孔以及與所述第二焊盤對應(yīng)的虛置孔，所述第二掩膜用于掩蔽位于所述電容孔及所述虛置孔之外的外圍區(qū)域，且所述第二掩膜的邊緣沿著距離最靠近的電容孔或虛置孔的一預(yù)設(shè)間距彎曲；4)基于所述第一掩膜及所述第二掩膜于所述介質(zhì)層中刻蝕出直至所述第一焊盤的電容孔及直至所述第二焊盤的虛置孔；5)于所述電容孔內(nèi)及所述虛置孔內(nèi)形成第一導(dǎo)電層與第二導(dǎo)電層；6)形成多個開口，所述開口暴露所述電容孔內(nèi)的部分所述介質(zhì)層及部分所述犧牲間隔層，藉由所述開口進(jìn)行濕法腐蝕去除所述介質(zhì)層及所述犧牲間隔層，所述開口相對偏離所述虛置孔；及7)對應(yīng)于所述電容孔位置，形成覆蓋所述第一導(dǎo)電層及第二導(dǎo)電層內(nèi)表面及外表面的電容介質(zhì)，并形成覆蓋所述電容介質(zhì)外表面的第三導(dǎo)電層，由所述電容孔位置制備出雙面電容器，由所述虛置孔位置制備出連接所述支撐層的支架筒。

優(yōu)選地，步驟5)中，先于所述第一導(dǎo)電層表面形成犧牲間隔層，然后將所述犧牲間隔層回蝕至所述電容孔以內(nèi)，并于所述犧牲間隔層及介質(zhì)層表面形成第二導(dǎo)電層，所述第二導(dǎo)電層與所述第一導(dǎo)電層形成閉合結(jié)構(gòu)；步驟6)中，所述開口暴露所述電容孔內(nèi)的部分所述介質(zhì)層及部分所述犧牲間隔層，藉由所述開口進(jìn)行濕法腐蝕去除所述介質(zhì)層及所述犧牲間隔層。

優(yōu)選地，所述介質(zhì)層的材質(zhì)包括氧化硅和氮氧化硅其中之一，所述介質(zhì)層中摻雜有硼和磷其中之一，所述支撐層的材質(zhì)包括氮化硅、氮氧化硅、氧化鋁中所構(gòu)成群組的其中之一；所述濕法腐蝕采用的腐蝕液包括氫氟酸溶液和氫氟酸氨水溶液其中之一。

優(yōu)選地，步驟7)中，一個所述開口僅與一個所述電容孔交疊，或者一個所述開口同時與多個所述電容孔交疊。

優(yōu)選地，步驟3)包括：3-1)于所述介質(zhì)層上依次形成多晶硅層、第一介電膜層、第一有機(jī)材料層以及第一子掩膜層；3-2)于所述第一子掩膜層上依次形成第二有機(jī)材料層、第二介電薄膜以及第二子掩膜層，其中，所述第一子掩膜層的第一窗口與第二子掩膜層的第二窗口交迭排列以形成電容孔窗口，且所述第一窗口與第二窗口之間的夾角為55～65°或115～125°，所述多晶硅層、第一介電膜層、第一有機(jī)材料層、第一子掩膜層、第二有機(jī)材料層、第二介電薄膜以及第二子掩膜層共同組成所述第一掩膜；及3-3)于所述第二子掩膜上形成所述第二掩膜，且所述預(yù)設(shè)間距使得步驟4)刻蝕出的位于邊際區(qū)域的電容孔及虛置孔的形貌與位于內(nèi)部的電容孔的形貌一致。

優(yōu)選地，所述預(yù)設(shè)間距為相鄰的兩所述電容孔之間間距的30％～80％，所述電容孔及所述虛置孔的深寬比均為5～20，所述雙面電容器的高度范圍為0.5～5μm。

優(yōu)選地，所述第一導(dǎo)電層的截面形狀為第一u型結(jié)構(gòu)，所述第二導(dǎo)電層的主要截面形狀為第二u型結(jié)構(gòu)，所述第二u型結(jié)構(gòu)位于所述第一u型結(jié)構(gòu)內(nèi)側(cè)，且所述第二u型結(jié)構(gòu)與所述第一u型結(jié)構(gòu)具有間隔，所述第二導(dǎo)電層另具有由所述第二u型結(jié)構(gòu)的頂端延伸的連接部，以與所述第一u型結(jié)構(gòu)相連形成閉合結(jié)構(gòu)。

優(yōu)選地，在步驟6)中，用以提供所述開口的介電薄膜覆蓋所述第二導(dǎo)電層的連接部。

優(yōu)選地，所述雙面電容器與所述虛置孔呈六方陣列排布，并且所述虛置孔混編在所述雙面電容器的周邊區(qū)域。

優(yōu)選地，還包括步驟9)，于所述電容孔內(nèi)形成上電極，所述上電極不形成于所述虛置孔內(nèi)，所述虛置孔被封閉為氣囊室，作為排除在所述內(nèi)存數(shù)組結(jié)構(gòu)之外無電性功能的支架筒。

本發(fā)明還提供一種半導(dǎo)體存儲器，包括：半導(dǎo)體襯底，所述襯底上形成有多個在內(nèi)存數(shù)組結(jié)構(gòu)中的第一焊盤以及排除在所述內(nèi)存數(shù)組結(jié)構(gòu)之外且位于所述第一焊盤外周的若干第二焊盤；雙面電容器陣列，形成于所述第一焊盤上，所述雙面電容器包括：第一導(dǎo)電層及第二導(dǎo)電層，所述第一導(dǎo)電層與所述第一焊盤接觸，所述第一導(dǎo)電層的截面形狀為第一u型結(jié)構(gòu)，所述第二導(dǎo)電層的截面形狀為第二u型結(jié)構(gòu)，所述第二u型結(jié)構(gòu)位于所述第一u型結(jié)構(gòu)內(nèi)側(cè)；電容介質(zhì)，覆蓋于所述第一導(dǎo)電層及第二導(dǎo)電層內(nèi)表面及外表面；及第三導(dǎo)電層，覆蓋于所述電容介質(zhì)外表面；及支架筒，形成于所述第二焊盤上，所述支架筒包括虛置孔以及在所述虛置孔內(nèi)的u型截面且底部連接至所述第二焊盤的導(dǎo)電層。

優(yōu)選地，所述雙面電容器的高度與寬度的比為5～20，所述雙面電容器的高度范圍為0.5～5μm。

優(yōu)選地，所述第一導(dǎo)電層、所述第二導(dǎo)電層及所述第三導(dǎo)電層的材料包括金屬氮化物及金屬硅化物中的一種或兩種所形成的化合物；所述電容介質(zhì)包括zrox、hfox、zrtiox、ruox、sbox、alox中的一種或上述材料所組成群組中的兩種以上所形成的疊層。

優(yōu)選地，所述雙面電容器與所述支架筒呈六方陣列排布，并且所述支架筒混編在所述雙面電容器的周邊區(qū)域。

優(yōu)選地，還包括形成于雙面電容器陣列上的上電極，其中，所述支架筒內(nèi)為中空形態(tài)，所述上電極不填入所述虛置孔內(nèi)。

優(yōu)選地，所述虛置孔被封閉為氣囊室而無電性功能。

優(yōu)選地，所述支架筒還包括在所述第一導(dǎo)電層與所述第二導(dǎo)電層之間的犧牲間隔層。

優(yōu)選地，所述第二u型結(jié)構(gòu)與所述第一u型結(jié)構(gòu)具有間隔，所述第二導(dǎo)電層另具有由所述第二u型結(jié)構(gòu)的頂端延伸的連接部，以與所述第一u型結(jié)構(gòu)相連形成閉合結(jié)構(gòu)，且所述閉合結(jié)構(gòu)中具有缺口。

優(yōu)選地，用以提供所述缺口的介電薄膜覆蓋所述第二導(dǎo)電層的所述連接部。

如上所述，本發(fā)明的半導(dǎo)體存儲器及其制造方法，具有以下有益效果：

1)本發(fā)明以多重圖案方法制造六方陣列排布的雙面電容器，所述電容器具有較大的高度與寬度比，可有效提高單位面積下的電容值，提高半導(dǎo)體存儲器的存儲能力；

2)本發(fā)明的雙面電容器具有雙u型截面結(jié)構(gòu)的第一導(dǎo)電層及第二導(dǎo)電層作為下極板，可以大大增加單位面積下的電容值；

3)本發(fā)明通過邊界工藝強(qiáng)化的支撐架結(jié)構(gòu)，并于邊際區(qū)域形成無電性功能的支架筒，使得電容器架構(gòu)具有較高的機(jī)械強(qiáng)度，不易于電容酸槽工藝與等離子蝕刻工藝中產(chǎn)生缺陷，可制作出低缺陷及具有穩(wěn)定結(jié)構(gòu)電容器，并且使其在后續(xù)的化學(xué)機(jī)械研磨時有較強(qiáng)的邊際結(jié)構(gòu)；

4)本發(fā)明通過設(shè)計邊際區(qū)域的掩膜圖形，可以獲得形貌良好的邊際電容器結(jié)構(gòu)，提高電容器陣列的整體性能。

附圖說明

圖1顯示為動態(tài)隨機(jī)存儲器的結(jié)構(gòu)示意圖。

圖2顯示為現(xiàn)有技術(shù)中的電容陣列對邊際的處理采用的矩形窗口的掩蔽層結(jié)構(gòu)示意圖。

圖3a～圖23顯示為本發(fā)明的半導(dǎo)體存儲器的制造方法各步驟所呈現(xiàn)的結(jié)構(gòu)示意圖。

元件標(biāo)號說明

10電容器

11晶體管

12位線

13字線

20掩蔽層

21電容器

22矩形窗口

30雙面電容器

101半導(dǎo)體襯底

102間隔層

103第一焊盤

104第二焊盤

105第一介質(zhì)層

106第一支撐層

107第二介質(zhì)層

108第二支撐層

109多晶硅層

110第一介電膜層

111第一有機(jī)材料層

112第一子掩膜層

113第二有機(jī)材料層

114第二介電薄膜

114’第二子掩膜層

115第二掩膜

116電容孔窗口

117電容孔

117’虛置孔

118第一導(dǎo)電層

119第三介電薄膜

120第三有機(jī)材料層

121第四介電薄膜

121’光刻掩膜

122開口

123電容介質(zhì)

124第三導(dǎo)電層

125上電極

126犧牲間隔層

127第二導(dǎo)電層

128氣囊室

129連接部

具體實施方式

以下通過特定的具體實例說明本發(fā)明的實施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點與功效。本發(fā)明還可以通過另外不同的具體實施方式加以實施或應(yīng)用，本說明書中的各項細(xì)節(jié)也可以基于不同觀點與應(yīng)用，在沒有背離本發(fā)明的精神下進(jìn)行各種修飾或改變。

請參閱圖3a～圖23。需要說明的是，本實施例中所提供的圖示僅以示意方式說明本發(fā)明的基本構(gòu)想，遂圖示中僅顯示與本發(fā)明中有關(guān)的組件而非按照實際實施時的組件數(shù)目、形狀及尺寸繪制，其實際實施時各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復(fù)雜。

如圖3a～圖23所示，本實施例提供一種半導(dǎo)體存儲器的制造方法，所述制造方法包括：

如圖3a～圖3b所示，首先進(jìn)行步驟1)，提供一半導(dǎo)體襯底101，所述半導(dǎo)體襯底101中形成有內(nèi)存數(shù)組結(jié)構(gòu)、所述內(nèi)存數(shù)組結(jié)構(gòu)包括有多個第一焊盤103、以及排除在所述內(nèi)存數(shù)組結(jié)構(gòu)之外且位于所述多個第一焊盤103外周的若干第二焊盤104。

所述內(nèi)存數(shù)組結(jié)構(gòu)還包括有晶體管字符線(wordline)及位線(bitline)，所述第一焊盤103與第二焊盤104電性連接所述內(nèi)存數(shù)組結(jié)構(gòu)內(nèi)的晶體管源極。

所述第一焊盤103呈六方陣列排布，與后續(xù)制作的雙面電容器30的排布相對應(yīng)。

所述第一焊盤103之間，以及第一焊盤103與第二焊盤104之間通過間隔層102進(jìn)行隔離，所述間隔層102的材料可以為氮化硅(sin)、氧化硅(sio2)、氧化鋁(al2o3)中的任意一種或任意兩種以上的組合，在本實施例中，所述間隔層102的材料選用為sin。其中，圖3a顯示為所述第一焊盤103及第二焊盤104的平面圖形，圖3b顯示為圖3a中a-a’處的截面圖形。

如圖4所示，然后進(jìn)行步驟2)，于所述半導(dǎo)體襯底101上形成交替層疊的介質(zhì)層及支撐層。

作為示例，采用原子層沉積工藝(atomiclayerdeposition)或等離子蒸氣沉積工藝(chemicalvapordeposition)形成所述介質(zhì)層及支撐層，所述介質(zhì)層及支撐層的電阻率從2×10^11(ωm)到1×10^25(ωm)之間，整體厚度可選為3納米到500納米之間。

作為示例，所述介質(zhì)層的材質(zhì)包括氧化硅或氮氧化硅，所述介質(zhì)層中摻雜有硼或磷，所述支撐層的材質(zhì)包括氮化硅、氮氧化硅、氧化鋁中的任意一種或任意兩種以上的組合。所述介質(zhì)層的材料與所述支撐層的材料不同，且在同一腐蝕液中兩者的腐蝕速率不同，具體表現(xiàn)為在同一腐蝕液中，所述介質(zhì)層的腐蝕速率遠(yuǎn)遠(yuǎn)大于所述支撐層的腐蝕速率，使得當(dāng)所述介質(zhì)層被完全去除時，所述支撐層幾乎被完全保留。在本實施例中，所述介質(zhì)層的材料為sio2,所述支撐層的材料為sin，所述濕法腐蝕采用的腐蝕液包括氫氟酸溶液和氫氟酸氨水溶液其中之一。

所述介質(zhì)層和支撐層的數(shù)量可以依據(jù)后續(xù)雙面電容器30的所需要的高度進(jìn)行設(shè)定，其層疊的數(shù)量可以為1～10次或者更多，其中，以2～5次為宜。在本實施例中，在所述半導(dǎo)體襯底101上依次形成第一介質(zhì)層105、第一支撐層106、第二介質(zhì)層107及第二支撐層108。

所述第一介質(zhì)層105及第二介質(zhì)層107在后續(xù)工藝過程中會被去除，而所述第一支撐層106及第二支撐層108用于在后續(xù)工藝過程中所述第一介質(zhì)層105及第二介質(zhì)層107被去除后作為支撐框架，由于本實施例增加了所述支撐框架，不僅可以大大提高后續(xù)制作電容器時結(jié)構(gòu)的機(jī)械強(qiáng)度，更可以避免后續(xù)工藝(如研磨等)時對電容器造成的破壞。

在本實施例中，所述第一介質(zhì)層105及第二介質(zhì)層107中摻雜有硼或磷，可以保證關(guān)鍵尺寸的均勻性，并提高所述第一介質(zhì)層105及第二介質(zhì)層107的去除速率。

如圖5～圖8所示，接著進(jìn)行步驟3)，于所述介質(zhì)層上形成第一掩膜以及第二掩膜115，所述第一掩膜用于刻蝕所述介質(zhì)層以形成與所述第一焊盤103對應(yīng)的電容孔117以及與所述第二焊盤104對應(yīng)的虛置孔117’，所述第二掩膜115用于掩蔽位于邊際區(qū)域的電容孔117及虛置孔117’的之外的外圍區(qū)域，且所述第二掩膜115的邊緣沿著距離最靠近的電容孔117或虛置孔117’的一預(yù)設(shè)間距a彎曲。

作為示例，步驟3)包括：

如圖5所示，首先進(jìn)行步驟3-1)，于所述介質(zhì)層上依次形成多晶硅層109、第一介電膜層110、第一有機(jī)材料層111以及第一子掩膜層112。

作為示例，所述第一介電膜層110及多數(shù)第一子掩膜層112的材料包括氧化硅或氮氧化硅中的一種。

如圖6-圖8所示，然后進(jìn)行步驟3-2)，于所述第一子掩膜層112上依次形成第二有機(jī)材料層113、第二介電薄膜114以及第二子掩膜層114’，其中，所述第一子掩膜層112的第一窗口與第二子掩膜層114’的第二窗口交迭排列以形成電容孔窗口116，且所述第一窗口與第二窗口之間的夾角為55～65°或115～125°，所述多晶硅層109、第一介電膜層110、第一有機(jī)材料層111、第一子掩膜層112、第二有機(jī)材料層113、第二介電薄膜114以及第二子掩膜層114’共同組成所述第一掩膜。

作為示例，所述第一介電薄膜及第二子掩膜層114’的材料包括氧化硅或氮氧化硅中的一種。

所述第一窗口與第二窗口之間的夾角為55～65°或115～125°，可有利于后續(xù)獲得六方陣列排布的電容孔。

所述第一窗口與所述第二窗口交迭排列成的電容孔窗口116，其平面形狀為平行四邊形，優(yōu)選為具有一個內(nèi)角為60°的菱形，其作用為當(dāng)自所述電容孔窗口116向下刻蝕時，由于所述第一掩膜由多晶硅層109、第一介電膜層110、第一有機(jī)材料層111、第一子掩膜層112第二有機(jī)材料層113、第二介電薄膜114以及第二子掩膜層114’共同組成，其在刻蝕過程中會逐漸形成一個圓形或近似圓形的刻蝕窗口，因此，最終刻蝕出的電容孔及虛置孔的平面形狀為圓形或近似圓形。

作為示例，所述第一有機(jī)材料層111及第二有機(jī)材料層113的材料為碳或聚合物。

如圖7～圖8所示，最后進(jìn)行步驟3-3)，于所述第二子掩膜114’上形成第二掩膜115，所述第二掩膜115的窗口區(qū)域用于定義電容器數(shù)組的區(qū)域，所述第二掩膜115用于掩蔽位于邊際區(qū)域的電容孔117及虛置孔117’的外圍區(qū)域，且所述第二掩膜115的邊緣與最靠近的電容孔117或虛置孔117’之間具有一預(yù)設(shè)間距a，使得后續(xù)步驟4)刻蝕出的位于邊際區(qū)域的電容孔117及虛置孔117’的形貌與位于內(nèi)部的電容孔117的形貌一致，最終形成的第一掩膜及第二掩膜115的示意圖如圖8所示。

作為示例，所述第二掩膜115可選用為光刻膠或者光刻膠及硬掩膜所組成的疊層。所述第二掩膜115的一個具體示例如圖8所示，其具體地表現(xiàn)為邊界呈多段相連的弧線狀，以最大的保證位于邊際區(qū)域的電容孔117及虛置孔117’的形貌與位于內(nèi)部的電容孔117的形貌一致。

作為示例，所述預(yù)設(shè)間距a為相鄰的兩所述電容孔117之間間距b的30％～80％，優(yōu)選地，所述預(yù)設(shè)間距a為相鄰的兩所述電容孔117之間間距b的40％～60％，這個間距既能保證邊際區(qū)域的電容孔可以獲得完整的形貌，又可以保護(hù)邊際外圍的其它電容孔或其它功能區(qū)域不會因刻蝕工藝而造成缺陷。

如圖9所示，接著進(jìn)行步驟4)，基于所述第一掩膜及第二掩膜115于所述介質(zhì)層中刻蝕出直至所述第一焊盤103的電容孔117及直至所述第二焊盤104的虛置孔117’。

具體地，當(dāng)自所述電容孔窗口116向下刻蝕時，由于所述第一掩膜由多晶硅層109、第一介電膜層110、第一有機(jī)材料層111、第一子掩膜層112第二有機(jī)材料層113、第二介電薄膜114以及第二子掩膜層114’共同組成，其在刻蝕過程中會逐漸形成一個圓形或近似圓形的刻蝕窗口，因此，最終刻蝕出的電容孔117及虛置孔117’的平面形狀為圓形或近似圓形。

作為示例，所述電容孔117及虛置孔117’的深寬比均為5～20，優(yōu)選為6～10。本實施例通過設(shè)計第一掩膜的層疊結(jié)構(gòu)，可以獲得較大深寬比的電容孔117及虛置孔117’，從而大大提高單位面積的電容值，提高存儲器件的集成度及性能。具體地，在本實施例中，所述電容孔117及虛置孔117’的深度為0.5～5μm。

如圖10～圖12所示，其中，圖11～圖14僅顯示一個電容孔117的結(jié)構(gòu)圖示，接著進(jìn)行步驟5)，于所述電容孔117及所述虛置孔117’表面形成第一導(dǎo)電層118，并于所述第一導(dǎo)電層118表面形成犧牲間隔層126，所述電容孔117內(nèi)的第一導(dǎo)電層118作為后續(xù)雙面電容器30的第一電極板。

作為示例，采用原子層沉積工藝(atomiclayerdeposition)或等離子蒸氣沉積工藝(chemicalvapordeposition)于所述電容孔117、所述虛置孔117’及所述介質(zhì)層表面沉積第一導(dǎo)電層118，所述第一導(dǎo)電層118包括金屬氮化物及金屬硅化物中的一種或兩種所形成的化合物，如氮化鈦(titaniumnitride)，硅化鈦(titaniumsilicide)，硅化鎳(titaniumsilicide)，硅氮化鈦(tisixny)，所述第一導(dǎo)電層118的電阻率為2×10^-8(ωm)到1×10^2(ωm)之間。

如圖13～圖14所示，接著進(jìn)行步驟6)，將所述犧牲間隔層126回蝕至所述電容孔以內(nèi)，并于所述犧牲間隔層及介質(zhì)層表面形成第二導(dǎo)電層127，所述第二導(dǎo)電層127與所述第一導(dǎo)電層118形成閉合結(jié)構(gòu)。

作為示例，回蝕后的犧牲間隔層126的頂面為傾斜面，以利于后續(xù)第二導(dǎo)電層的形成，更有利于后續(xù)電容介質(zhì)和第三導(dǎo)電層的形成。

作為示例，采用原子層沉積工藝(atomiclayerdeposition)或等離子蒸氣沉積工藝(chemicalvapordeposition)于所述犧牲間隔層126及所述介質(zhì)層表面沉積第二導(dǎo)電層127，所述第二導(dǎo)電層127包括金屬氮化物及金屬硅化物中的一種或兩種所形成的化合物，如氮化鈦(titaniumnitride)，硅化鈦(titaniumsilicide)，硅化鎳(titaniumsilicide)，硅氮化鈦(tisixny)，所述第一導(dǎo)電層118的電阻率為2×10^-8(ωm)到1×10^2(ωm)之間。

作為示例，所述第一導(dǎo)電層118的截面形狀為第一u型結(jié)構(gòu)，所述第二導(dǎo)電層127的截面形狀為第二u型結(jié)構(gòu)，所述第二u型結(jié)構(gòu)位于所述第一u型結(jié)構(gòu)內(nèi)側(cè)，且所述第二u型結(jié)構(gòu)與所述第一u型結(jié)構(gòu)具有間隔，所述間隔用于在去除犧牲間隔層后形成空腔，以用于制作后續(xù)的電容介質(zhì)123、第三導(dǎo)電層124以及上電極125，所述第二導(dǎo)電層另具有由所述第二u型結(jié)構(gòu)的頂端延伸的連接部129，以與所述第一u型結(jié)構(gòu)相連形成閉合結(jié)構(gòu)。

如圖15a～圖18所示，接著進(jìn)行步驟7)，形成多個開口122，所述開口122至少暴露所述電容孔內(nèi)117的部分所述介質(zhì)層及部分所述犧牲間隔層126，藉由所述開口122進(jìn)行濕法腐蝕去除所述介質(zhì)層及所述犧牲間隔層126，所述開口相對偏離所述虛置孔117’(即沒有顯露所述虛置孔117’)。

具體地，步驟7)包括：

步驟7-1)，形成多個暴露所述介質(zhì)層以及部分所述犧牲間隔層126的開口122。

作為示例，步驟7-1)中，一個所述開口122僅與一個所述電容孔117交疊，或者一個所述開口122同時多個所述電容孔117交疊。

作為示例，圖15b-圖15c顯示為所述開口122的幾種平面布局圖。其中，圖15b中示出了一個開口122對應(yīng)1個、2個、3個、4個、5個通孔的情形。本實施例中，優(yōu)選采用圖15c所示的布局方式，多個開口122的形狀均為三角形，且每個開口122均與3個電容孔交疊。

本實施例中，電容孔僅有一部分與所述開口122交疊，從而每個電容孔周圍均會保留一部分支撐結(jié)構(gòu)，以保證后續(xù)濕法腐蝕過程中所述第一導(dǎo)電層118的結(jié)構(gòu)穩(wěn)定性。

作為示例，采用干法刻蝕形成所述開口122，首先于所述介質(zhì)層之上形成第三介電薄膜119、第三有機(jī)材料層120、第四介電薄膜121及光刻掩膜121’，如圖15a所示，藉由所述光刻掩膜121’刻蝕所述第四介電薄膜121、第三有機(jī)材料層120、第三介電薄膜119、第一導(dǎo)電層118以及第二支撐層108，以形成所述開口122，如圖16所示。

之后，去除所述光刻掩膜121’、第四介電薄膜121及第三有機(jī)材料層120，保留所述第三介電薄膜119，如圖17所示。

作為示例，步驟7-1)中，用以提供所述開口的第三介電薄膜119覆蓋所述第二導(dǎo)電層127的連接部129。

步驟7-2)，藉由所述開口122進(jìn)行濕法腐蝕去除所述介質(zhì)層及所述犧牲間隔層126。

作為示例，所述濕法腐蝕采用的腐蝕液包括氫氟酸溶液，所述介質(zhì)層的腐蝕速率遠(yuǎn)遠(yuǎn)大于所述支撐層的腐蝕速率，當(dāng)所述介質(zhì)層被完全去除時，所述支撐層幾乎被完全保留，如圖18所示。

在本實施例中，所述犧牲間隔層126采用與所述介質(zhì)層相同的材料，以使所述濕法腐蝕能同時去除所述介質(zhì)層及所述犧牲間隔層126。

如圖19～22所示，其中，圖19～圖22僅顯示了一個電容孔117的結(jié)構(gòu)圖示，接著進(jìn)行步驟8)，對應(yīng)于所述電容孔117位置，形成覆蓋所述第一導(dǎo)電層118及第二導(dǎo)電層127內(nèi)表面及外表面的電容介質(zhì)123，并形成覆蓋所述電容介質(zhì)123外表面的第三導(dǎo)電層124，由所述電容孔117位置以制備出雙面電容器30，由所述虛置孔117’的位置制備出連接所述支撐層的支架筒，所述虛置孔117’被保留的所述第三介電薄膜119遮擋，而沒有形成所述電容介質(zhì)123及所述第三導(dǎo)電層124。

作為示例，所述雙面電容器30的高度范圍為0.5～5μm。所述雙面電容器30與所述虛置孔117’呈六方陣列排布，并且所述虛置孔117’混編在所述雙面電容器30的周邊區(qū)域。

在本實施例中，所述電容介質(zhì)123選用為高k介質(zhì)，以提高單位面積電容器的電容值，其包括zrox、hfox、zrtiox、ruox、sbox、alox中的一種或上述材料所組成群組中的兩種以上所形成的疊層。

作為示例，采用原子層沉積工藝(atomiclayerdeposition)或等離子蒸氣沉積工藝(chemicalvapordeposition)形成覆蓋所述電容介質(zhì)123外表面的第三導(dǎo)電層124，所述第三導(dǎo)電層124包括金屬氮化物及金屬硅化物中的一種或兩種所形成的化合物，如氮化鈦(titaniumnitride)，硅化鈦(titaniumsilicide)，硅化鎳(titaniumsilicide)，硅氮化鈦(tisixny)，所述第三導(dǎo)電層124的電阻率為2×10^-8(ωm)到1×10^2(ωm)之間。

如圖22及圖23所示，其中，圖22為圖23中單個雙面電容器30結(jié)構(gòu)的放大示意圖，最后進(jìn)行步驟9)，于所述電容孔117內(nèi)形成上電極125，所述上電極125不形成于所述虛置孔117’內(nèi)，所述虛置孔117’被封閉為氣囊室128，作為排除在所述內(nèi)存數(shù)組結(jié)構(gòu)之外無電性功能的支架筒，用以增強(qiáng)雙面電容器30結(jié)構(gòu)的穩(wěn)定性，并且使其在后續(xù)的化學(xué)機(jī)械研磨時有較強(qiáng)的邊際結(jié)構(gòu)。

作為示例，所述上電極125包括鎢、鈦、鎳、鋁、鉑、氮化鈦、n型多晶硅、p型多晶硅中的一種或上述材料所組成群組中的兩種以上所形成的疊層。

如圖22及圖23所示，其中，圖22為圖23中單個雙面電容器30結(jié)構(gòu)的放大示意圖，本實施例還提供一種半導(dǎo)體存儲器，包括：半導(dǎo)體襯底101，所述半導(dǎo)體襯底101中形成有多個在內(nèi)存數(shù)組結(jié)構(gòu)中的第一焊盤以及排除在所述內(nèi)存數(shù)組結(jié)構(gòu)之外且位于所述多個第一焊盤103外周的若干第二焊盤104，所述內(nèi)存數(shù)組結(jié)構(gòu)還包括有晶體管字符線(wordline)及位線(bitline)，所述第一焊盤103與第二焊盤104電性連接所述內(nèi)存數(shù)組結(jié)構(gòu)內(nèi)的晶體管源極；雙面電容器30陣列，形成于所述第一焊盤103上，所述雙面電容器30包括：第一導(dǎo)電層118及第二導(dǎo)電層127，所述第一導(dǎo)電層118與所述第一焊盤103接觸，所述第一導(dǎo)電層118的截面形狀為第一u型結(jié)構(gòu)，所述第二導(dǎo)電層127的截面形狀為第二u型結(jié)構(gòu)，所述第二u型結(jié)構(gòu)位于所述第一u型結(jié)構(gòu)內(nèi)側(cè)且與所述第一u型結(jié)構(gòu)具有間隔，所述第一u型結(jié)構(gòu)與所述第二u型結(jié)構(gòu)的頂端相連形成閉合結(jié)構(gòu)，所述閉合結(jié)構(gòu)中具有缺口；電容介質(zhì)123，覆蓋于所述第一導(dǎo)電層118及第二導(dǎo)電層127內(nèi)表面及外表面；及第三導(dǎo)電層124，覆蓋于所述電容介質(zhì)123外表面；以及支架筒，形成于所述第二焊盤104上，所述支架筒包括虛置孔117’以及在所述虛置孔117’內(nèi)的u型截面且底部連接所述第二焊盤104的第一導(dǎo)電層118。所述雙面電容器30內(nèi)覆蓋有上電極125，其中，所述支架筒內(nèi)為中空形態(tài)，所述上電極125不填入所述虛置孔117’內(nèi)，所述虛置孔117’被封閉為氣囊室128，作為排除在所述內(nèi)存數(shù)組結(jié)構(gòu)之外無電性功能的支架筒。

作為示例，所述雙面電容器30陣列呈六方陣列排布。采用六方陣列排布的雙面電容器30，與四方陣列排布的電容器相比，其單位電容所占的面積可以減少達(dá)14％左右，大大提高了電容器的密度，提高了半導(dǎo)體存儲器的存儲能力。

作為示例，所述雙面電容器30的高度與寬度的比為5～20，優(yōu)選為6～10。通過設(shè)計所述雙面電容器30的高度與寬度的比，可以大大提高單位面積的電容值，提高存儲器件的集成度及性能。

作為示例，所述雙面電容器30的高度范圍為0.5～5μm。

作為示例，所述第一導(dǎo)電層118、第二導(dǎo)電層127及第三導(dǎo)電層124的材料包括金屬氮化物及金屬硅化物中的一種或兩種所形成的化合物；所述電容介質(zhì)123包括zrox、hfox、zrtiox、ruox、sbox、alox中的一種或上述材料所組成群組中的兩種以上所形成的疊層；所述上電極125包括鎢、鈦、鎳、鋁、鉑、氮化鈦、n型多晶硅、p型多晶硅中的一種或上述材料所組成群組中的兩種以上所形成的疊層。

作為示例，所述雙面電容器30與所述支架筒呈六方陣列排布，并且所述支架筒混編在所述雙面電容器30的周邊區(qū)域。

作為示例，還包括形成于雙面電容器30陣列上的上電極125，其中，所述支架筒內(nèi)為中空形態(tài)，所述上電極125不填入所述虛置孔117’內(nèi)。

作為示例，所述虛置孔117’被封閉為氣囊室128，作為排除在所述內(nèi)存數(shù)組結(jié)構(gòu)之外無電性功能的支架筒。

作為示例，所述支架筒還包括在所述第一導(dǎo)電層118與所述第二導(dǎo)電層127之間的犧牲間隔層126。

作為示例，所述第二u型結(jié)構(gòu)與所述第一u型結(jié)構(gòu)具有間隔，所述第二導(dǎo)電層127另具有由所述第二u型結(jié)構(gòu)的頂端延伸的連接部129，以與所述第一u型結(jié)構(gòu)相連形成閉合結(jié)構(gòu)，且所述閉合結(jié)構(gòu)中具有缺口。

作為示例，用以提供所述缺口的介電薄膜覆119蓋所述第二導(dǎo)電層127的所述連接部129。

本實施例的半導(dǎo)體存儲器(動態(tài)隨機(jī)存取存儲器)具有雙面電容器30結(jié)構(gòu)，且所述雙面電容器30結(jié)構(gòu)具有較大的高度與寬度比，其單位面積的電容值可超出普通單面電容器的2倍以上，可以在相同的存儲單元面積上實現(xiàn)更大的電容值，提高半導(dǎo)體存儲器的存儲能力。進(jìn)一步地，所述雙面電容器30具有雙u型截面結(jié)構(gòu)的第一導(dǎo)電層及第二導(dǎo)電層作為下極板，可以大大增加單位面積下的電容值。

如上所述，本發(fā)明的半導(dǎo)體存儲器及其制造方法，具有以下有益效果：

1)本發(fā)明以多重圖案方法制造六方陣列排布的雙面電容器30，所述電容器具有較大的高度與寬度比，可有效提高單位面積下的電容值，提高半導(dǎo)體存儲器的存儲能力；

2)本發(fā)明的雙面電容器30具有雙u型截面結(jié)構(gòu)的第一導(dǎo)電層及第二導(dǎo)電層作為下極板，可以大大增加單位面積下的電容值；

3)本發(fā)明通過邊界工藝強(qiáng)化的支撐架結(jié)構(gòu)，并于邊際區(qū)域形成無電性功能的支架筒，使得電容器架構(gòu)具有較高的機(jī)械強(qiáng)度，不易于電容酸槽工藝與等離子蝕刻工藝中產(chǎn)生缺陷，可制作出低缺陷及具有穩(wěn)定結(jié)構(gòu)電容器，并且使其在后續(xù)的化學(xué)機(jī)械研磨時有較強(qiáng)的邊際結(jié)構(gòu)；

4)本發(fā)明通過設(shè)計邊際區(qū)域的掩膜圖形，可以獲得形貌良好的邊際電容器結(jié)構(gòu)，提高電容器陣列的整體性能。

所以，本發(fā)明有效克服了現(xiàn)有技術(shù)中的種種缺點而具高度產(chǎn)業(yè)利用價值。

上述實施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟悉此技術(shù)的人士皆可在不違背本發(fā)明的精神及范疇下，對上述實施例進(jìn)行修飾或改變。因此，舉凡所屬技術(shù)領(lǐng)域中具有通常知識者在未脫離本發(fā)明所揭示的精神與技術(shù)思想下所完成的一切等效修飾或改變，仍應(yīng)由本發(fā)明的權(quán)利要求所涵蓋。