本發(fā)明屬于半導體技術領域，涉及一種用于閃存電路中的變?nèi)荻O管結構及其制造方法。

背景技術：

變?nèi)荻O管(varactordiodes)又稱“可變電抗二極管”，其為一種利用pn結電容(勢壘電容)與其反向偏置電壓的依賴關系及原理制成的二極管。當外加順向偏壓時，有大量電流產(chǎn)生，pn(正負極)結的耗盡區(qū)變窄，電容變大，產(chǎn)生擴散電容效應；當外加反向偏壓時，則會產(chǎn)生過渡電容效應，但因加順向偏壓時會有漏電流的產(chǎn)生，所以在應用上均供給反向偏壓，如圖1所示。

變?nèi)荻O管也稱為壓控變?nèi)萜?，是根?jù)所提供的電壓變化而改變結電容的半導體，也就是說，作為可變電容器，可以被應用于fm調(diào)諧器及tv調(diào)諧器等諧振電路和fm調(diào)制電路中。在互補金屬氧化物半導體(complementarymetaloxidesemiconductor，簡稱cmos)工藝中，變?nèi)荻O管使用pn結(n+/pwell)，或是多晶硅和同樣摻雜類型的勢阱構成，目前用于閃存電路中的變?nèi)荻O管有時也使用這兩類結構。

請參閱圖2，圖2示出了一種現(xiàn)有技術中的柵極晶體管類型的變?nèi)荻O管結構，它以一塊n型硅片為襯底，利用擴散工藝制作兩個高摻雜的n+區(qū)，并引出兩個電級，分為源極(source)和漏極(drain)；然后，在襯底上制作一層氧化絕緣層，再在氧化絕緣層上制作多晶硅，引出電極，作為柵極(gate)，通常將襯底和源極接在一起，這樣，柵極和襯底各相當于一個極板，中間是氧化絕緣層，形成變?nèi)荻O管結構。當柵極和源極電壓變化時，襯底靠近氧化層處感應電荷的數(shù)量隨之改變，從而使漏極電流的大小得到了控制。

本領域技術人員清楚，由于在閃存電路中的一些特殊電路可能需要大容量電容，上述兩種變?nèi)荻O管需要通過增加面積來滿足要求。然而，在有限的芯片面積中增加電容面積會造成其它電路設計的重新設計等額外工作，且增加的面積也不利于芯片面積的持續(xù)縮減，因此，業(yè)界需要設計一種能夠滿足大容量電容需求同時又能很好兼顧芯片微小化趨勢的用于閃存電路中的變?nèi)荻O管。

技術實現(xiàn)要素：

本發(fā)明的目的在于提供一種用于閃存電路中的變?nèi)荻O管結構及其制造方法，其在制作所述閃存的cmos工藝中制作所述變?nèi)荻O管，也就是說，其利用的閃存晶體管的浮柵極、控制柵極和襯底上的絕緣層形成并聯(lián)的電容結構，達到增大電容量的效果，且其在不增加工藝步驟的前提下，使閃存電路中的閃存結構和變?nèi)荻O管結構可以同時形成。

為實現(xiàn)上述目的，本發(fā)明的技術方案如下：

一種用于閃存電路中的變?nèi)荻O管結構，其在制作所述閃存的cmos工藝中制作所述變?nèi)荻O管，其包括：

一襯底；

一第一絕緣層，形成于所述襯底上；

一浮柵極，形成于所述第一絕緣層上；

一控制柵極，與所述浮柵極相對而設；

一第二絕緣層，形成于所述浮柵極和控制柵極之間；

其中，所述襯底上形成有一源極和一漏極；所述浮柵極單獨引出第一連接線作為所述變?nèi)荻O管電容的一極板，所述源極的引出線、所述漏極的引出線與所述控制柵極的引出線電氣連接在一起形成第二連接線作為所述變?nèi)荻O管電容的另一極板，所述第一絕緣層和所述第二絕緣層為所述變?nèi)荻O管電容的介質(zhì)層。

進一步地，所述第一連接線為接觸孔；所述第二絕緣層和控制柵極具有上下同心的通孔，所述浮柵極的接觸孔依次穿過所述通孔，連接到所述第一金屬層；其中，所述浮柵極的接觸孔與所述通孔間具有介質(zhì)層。

進一步地，所述第一連接線為接觸孔；所述浮柵極具有與所述控制柵極在水平投影上的不重合部分，所述第一連接線的接觸孔位于所述浮柵極的不重合部分與所述第一金屬層之間。

進一步地，所述第二連接線為接觸孔；所述源極、所述漏極與所述控制柵極通過相應的接觸孔分別連接到所述第一金屬層。

進一步地，所述浮柵極是n型摻雜的，所述襯底為n型阱，所述源極和漏極分別為n+型源極和n+型漏極。

進一步地，所述第一絕緣層的材料為氧化硅，和/或所述第二絕緣層為氧化硅/氮化硅/氧化硅結構。

進一步地，所述變?nèi)荻O管電容與所述氧化硅的厚度相關。

進一步地，所述浮柵極和/或所述控制柵極的材料為多晶硅。

為實現(xiàn)上述目的，本發(fā)明的又技術方案如下：

一種制造上述用于閃存電路中的變?nèi)荻O管結構的方法，其包括，在制作所述閃存的cmos工藝步驟中，同時制作形成變?nèi)荻O管結構中的形成有一源極和一漏極的襯底、形成于所述襯底上的第一絕緣層，形成于所述第一絕緣層上的浮柵極、與所述浮柵極相對而設的控制柵極，以及形成于所述浮柵極和控制柵極之間第二絕緣層；且利用cmos工藝的連線技術，將所述浮柵極的第一連接線作為所述變?nèi)荻O管電容的一極板，將所述源極的引出線、所述漏極的引出線與所述控制柵極的引出線電氣連接在一起形成第二連接線作為所述變?nèi)荻O管電容的另一極板，所述第一絕緣層和所述第二絕緣層為所述變?nèi)荻O管電容的介質(zhì)層。

進一步地，所述第一連接線和所述第二連接線由制作接觸孔工藝形成；所述源極、所述漏極與所述控制柵極通過相應的接觸孔分別連接到第一金屬層，所述浮柵極通過其接觸孔連接到第一金屬層。

從上述技術方案可以看出，本發(fā)明的變?nèi)荻O管結構可以用于具有cmos結構的工藝流程，其將閃存結構中原本作為電子存儲介質(zhì)的浮柵極作為一個極板，控制柵極和襯底分別作為另一個極板，浮柵極和襯底之間的絕緣層與浮柵極影控制柵極之間的絕緣層分別作為電容器的層間介質(zhì)層，形成并聯(lián)的電容結構。

與傳統(tǒng)的變?nèi)荻O管相比，本發(fā)明變?nèi)荻O管結構中的單位面積電容c由原本等于浮空柵極和襯底之間的電容c1(c＝c1)變成等于浮柵極和襯底之間的電容c1與浮柵極和控制柵極之間的電容c2之和(c’＝c1+c2)，從而提高了單位面積的電容，達到了擴大電容量的效果。

因此，上述這種并聯(lián)的電容結構增加了電容量，且不影響原有芯片面積，從而達到節(jié)省芯片面積同時擴容的效果運用現(xiàn)有的閃存晶體管結構。

附圖說明

圖1為解釋現(xiàn)有技術中變?nèi)荻O管原理的示意圖

圖2為現(xiàn)有技術中柵極晶體管類型變?nèi)荻O管的結構示意圖

圖3示出了一種現(xiàn)有技術中的閃存電路中閃存晶體管結構示意圖

圖4為本發(fā)明用于閃存電路中的變?nèi)荻O管結構一較佳實施例的結構示意圖

圖5為本發(fā)明用于閃存電路中的變?nèi)荻O管結構另一較佳實施例的結構示意圖

具體實施方式

下面結合附圖3-5，對本發(fā)明的具體實施方式作進一步的詳細說明。

需要說明的是，在下述的具體實施方式中，在詳述本發(fā)明的實施方式時，為了清楚地表示本發(fā)明的結構以便于說明，特對附圖中的結構不依照一般比例繪圖，并進行了局部放大、變形及簡化處理，因此，應避免以此作為對本發(fā)明的限定來加以理解。

需要說明的是，本發(fā)明的用于閃存電路中的變?nèi)荻O管結構，其發(fā)明思路是利用浮柵極增加單位面積電容的結構和方法，理論上可以用于具有cmos結構的任意工藝流程，但如果對于沒有浮柵極電路中的制作該變?nèi)荻O管結構，則在cmos工藝中，由于增加了浮柵極和相應的工藝，還需考量工藝成本和節(jié)約芯片面積所帶來的優(yōu)勢。

因此，本發(fā)明特別適用于閃存電路中或具有浮柵極結構的電路中制造變?nèi)荻O管結構，例如，1.5t結構(1.5t結為浮柵極存儲結構，編程和擦除在不同區(qū)域進行)，和2t結構(2t結構是在浮柵極管旁邊增加一個選擇管，從而可以提供浮柵極管的抗干擾能力)。

下面我們就用于閃存電路中的變?nèi)荻O管結構及其制造方法為例進行信息說明。請參閱圖3，圖3示出了一種現(xiàn)有技術中的閃存電路中閃存晶體管結構示意圖。閃存是一種長壽命的非易失性的存儲器，在斷電情況下仍能保持所存儲的數(shù)據(jù)信息，其包括襯底、源極和漏極、浮柵極和控制柵極。浮柵極嵌入在控制柵極和襯底之間，作為電荷存儲介質(zhì)，其外包裹了絕緣層，例如圖3中的ono(氧化硅/氮化硅/氧化硅)層和氧化層，這些絕緣層用來保護浮柵極中的電荷不會泄露，使閃存具有記憶功能；控制柵極用來控制浮柵極中的電荷量。閃存的擦寫原理是基于隧道效應，使電流穿過浮柵極與硅襯底之間的絕緣層(又稱隧穿氧化層)，對浮柵極進行充電(寫數(shù)據(jù))或放電(擦除數(shù)據(jù))?？梢?，現(xiàn)有的閃存晶體管結構包含本發(fā)明變?nèi)荻O管結構的第一要素“浮柵極”。

本發(fā)明的一種用于閃存電路中的變?nèi)荻O管結構，是在制作所述閃存的cmos工藝步驟中，同時制作形成變?nèi)荻O管結構。該變?nèi)荻O管結構中的形成有一源極和一漏極的襯底、形成于襯底上的第一絕緣層，形成于第一絕緣層上的浮柵極、與浮柵極相對而設的控制柵極，以及形成于浮柵極和控制柵極之間第二絕緣層；且還可以利用cmos工藝的連線技術，將浮柵極的第一連接線作為變?nèi)荻O管電容的一極板，將源極的引出線、漏極的引出線與控制柵極的引出線電氣連接在一起形成第二連接線作為變?nèi)荻O管電容的另一極板，第一絕緣層和第二絕緣層為變?nèi)荻O管電容的介質(zhì)層。

在本發(fā)明的實施例中，浮柵極的n型和p型摻雜也會帶來不同的電容值，較佳地，浮柵極是n型摻雜的，襯底為n型阱，源極和漏極可以分別為n+型源極和n+型漏極。也就是說，對于n型存儲柵極(相當于浮柵極)和n型源漏和勢阱的電容，多晶硅耗盡較小，且電容值穩(wěn)定，建議使用；對于p型摻雜的控制柵極與浮柵極，在電容電壓范圍內(nèi)會有較大的耗盡，其電容值偏小且不穩(wěn)定，不推薦使用。

此外，閃存的第一絕緣層的材料可以為氧化硅，和/或第二絕緣層可以為氧化硅/氮化硅/氧化硅結構，在本發(fā)明的一些實施例中，變?nèi)荻O管結構的第一絕緣層的材料也可以為氧化硅，和/或第二絕緣層可以為氧化硅/氮化硅/氧化硅結構。

本領域技術人員清楚，閃存一般使用1.8v，3.3v，5.0v這三種電壓器件作為外圍電路的器件，這三種電壓器件分別對應不同的氧化硅厚度，在本發(fā)明的實施例中，變?nèi)荻O管電容與氧化硅的厚度相關，即可以達到不同的電容選擇。

在本發(fā)明的實施例中，第一連接線和/或第二連接線通常以接觸孔的工藝完成。連接浮柵極和第一金屬層的接觸孔通?？梢圆捎脙煞N方案實現(xiàn)：

①、第一連接線為接觸孔；浮柵極具有與控制柵極在水平投影上的不重合部分，第一連接線的接觸孔位于浮柵極的不重合部分與第一金屬層之間；第二連接線為接觸孔，源極、漏極與控制柵極通過相應的接觸孔分別連接到第一金屬層。

②、第一連接線為接觸孔；第二絕緣層和控制柵極具有上下同心的通孔，浮柵極的接觸孔依次穿過第二絕緣層和控制柵極中的通孔，與第一金屬層連接；第二連接線為接觸孔，源極、漏極與控制柵極通過相應的接觸孔分別連接到第一金屬層。

下面通過兩個具體的實施例來描述這兩種方案的具體細節(jié)。

實施例一

請參閱圖4，圖4為本發(fā)明用于閃存電路中的變?nèi)荻O管結構一較佳實施例的示意圖。該變?nèi)荻O管包括襯底1、形成于襯底1上的第一絕緣層2、形成于第一絕緣層2上的一浮柵極3、與浮柵極3相對而設的一控制柵極4，以及形成于浮柵極3和控制柵極4之間的第二絕緣層5，第一絕緣層2也叫隧穿氧化層，襯底1上形成有一源極和一漏極。

在本實施例中，較佳地，第一絕緣層2的材料可以為二氧化硅，第二絕緣層5可以為氧化硅/氮化硅/氧化硅(ono)結構。

將浮柵極3單獨引出作為一極板，圖3示意了本發(fā)明實施例提供的一種引出方式，即在浮柵極側(cè)面引出，從圖3可以看出，浮柵極3的引出線與第二絕緣層5和控制柵極4無交點，錯開設置，此時，浮柵極3須存在與控制柵極4在水平投影上不重合的至少一部分面，對浮柵極3的該部分面上方絕緣層進行刻蝕形成接觸孔，在該接觸孔將浮柵極3的電極引出到第一金屬層；第二連接線為接觸孔，源極、漏極與控制柵極4通過相應的接觸孔分別連接到第一金屬層。

這種設計方案的優(yōu)點是不會影響控制柵極和ono層的電容面積，缺點是需要改變浮柵極3的長度，使其有露出控制柵極4的至少一部分面。

源極的引出線、漏極的引出線與控制柵極4的引出線電氣連接作為一極板，具體方法可以為：在源極、漏極和控制柵極4上方絕緣層分別開設三個接觸孔(contact)，各金屬接觸孔向上引出并與上方的同第一金屬層相連接，從而使控制柵極4和襯底1分別作為另一極板。

此時，原本在閃存中作為電荷存儲介質(zhì)的浮柵極3變成一極板，控制柵極4和襯底1分別作為另一極板，浮柵極3和控制柵極4之間的ono層與浮柵極和襯底1之間的隧穿氧化層分別作為電容器的層間介質(zhì)層，形成并聯(lián)的電容結構。該電容結構使得單位面積的電容c等于浮柵極3和襯底1之間的電容c1與浮柵極3和控制柵極4之間的電容c2之和(c＝c1+c2)，即提高了單位面積的電容，既節(jié)省了芯片面積又達到了擴容的效果。

實施例二

請參閱圖5，圖5為本發(fā)明用于閃存電路中的變?nèi)荻O管結構另一較佳實施例的示意圖。

本實施例提供的用于閃存電路中的變?nèi)荻O管結構可以包括實施例一的閃存晶體管結構中的所有結構元素，區(qū)別在于，實施例一中變?nèi)荻O管結構的浮柵極3可以從其側(cè)面引出，在本發(fā)明的實施例中，浮柵極3的引出線需穿過第二絕緣層5和控制柵極4。其形成工藝包括：

在控制柵極4和第二絕緣層5上分別形成垂直方向上的連通的通孔，在通孔內(nèi)通過絕緣層形成接觸孔與浮柵極3連接，從而將浮柵極3的電極引出，與第一金屬層連接；第二連接線為接觸孔，源極、漏極與控制柵極4通過相應的接觸孔分別連接到第一金屬層。

這種設計方案的缺點是需要在控制柵極4和ono層上形成通孔，從而一定程度地減少了控制柵極層的電容面積，但總體而言，并聯(lián)電容結構所增加的電容是大于因控制柵極4上形成通孔而損失的電容的，且對芯片面積不造成任何影響。

綜上所述，本發(fā)明從提高電容的角度出發(fā)，其利用浮柵極、控制柵極和襯底上的隧穿氧化層形成并聯(lián)的電容結構，來提高單位面積變?nèi)荻O管的電容，從而達到在電路中節(jié)省面積的目的，且浮柵極的引出用原有的接觸孔刻蝕就可以達到，與原有工藝兼容，在不增加任何工藝和光罩的情況下擴大了單位面積的電容，從而滿足特殊電路的大容量電容需求。

以上所述的僅為本發(fā)明的優(yōu)選實施例，所述實施例并非用以限制本發(fā)明的專利保護范圍，因此凡是運用本發(fā)明的說明書及附圖內(nèi)容所作的等同結構變化，同理均應包含在本發(fā)明的保護范圍內(nèi)。