本發(fā)明涉及晶體二極管芯片技術(shù)領(lǐng)域，特別涉及一種瞬態(tài)電壓抑制器（tvs）芯片及制造方法。

背景技術(shù)：

瞬態(tài)電壓抑制二極管，是一種安全保護(hù)器件。這種器件應(yīng)用在電路系統(tǒng)中，對電路中瞬間出現(xiàn)的浪涌電壓脈沖起到分流、箝位的作用，可以有效地降低由于雷電、電路中開關(guān)通斷時感性元件產(chǎn)生的高壓脈沖，避免高壓脈沖損壞儀器設(shè)備，保障人和財產(chǎn)的安全。目前國內(nèi)瞬間電壓抑制器芯片制造技術(shù)已有報道，例如cn101621002b、名稱為“一種低壓瞬態(tài)電壓抑制器二極管芯片的制造方法”其特征在于：所述低壓瞬態(tài)電壓抑制二極管芯片的制造方法為：a、選用0.001～0.02ω.cm電阻率的p型晶向單晶硅片；b、對單晶硅片進(jìn)行化學(xué)拋光及熱處理吸雜工藝，以降低表面及近p/n結(jié)表面區(qū)缺陷及雜質(zhì)濃度，以實現(xiàn)低體內(nèi)漏電流特性；c、p/n結(jié)表面進(jìn)行摻氯熱氧化鈍化；d、通過熱氧化工藝將表面邊緣部分p/n結(jié)向p區(qū)彎曲，以實現(xiàn)低表面漏電流特性。

cn102543722a、名稱“一種高壓瞬間電壓抑制器芯片及生產(chǎn)工藝”，采用增加輔助擊穿擴(kuò)散結(jié)的芯片結(jié)構(gòu)，芯片主體結(jié)可使擊穿電壓達(dá)到250v-400v，而在芯片臺面溝槽附近區(qū)域設(shè)計的輔助pn結(jié)，其擊穿電壓高于主體結(jié)擊穿電壓，使主體結(jié)區(qū)域預(yù)先擊穿，漏電流分布主體結(jié)區(qū)域，而輔助結(jié)區(qū)域不發(fā)生擊穿，從而解決了單擴(kuò)散結(jié)結(jié)構(gòu)在生產(chǎn)高電壓芯片時漏電大，擊穿電壓低，易損壞的問題，提高了高電壓瞬態(tài)電壓抑制器的耐壓性能，同時提高瞬態(tài)電壓抑制器的抗浪涌能力及可靠性。公開的文獻(xiàn)中，都不能滿足400v以上高電壓芯片生產(chǎn)要求。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的就是為了克服現(xiàn)有技術(shù)的不足，設(shè)計新型的瞬態(tài)電壓抑制器芯片的結(jié)構(gòu)及制造方法，這種新的結(jié)構(gòu)及制造方法在大幅提高瞬態(tài)電壓抑制器擊穿電壓的同時，保證了二極管的反向浪涌能力穩(wěn)定性及可靠性，延長了二極管壽命。

本發(fā)明是通過這樣的技術(shù)方案實現(xiàn)的：一種瞬態(tài)電壓抑制器(tvs)芯片及制造方法，其特征在于包括如下次序的步驟。

擴(kuò)散前處理：采用n型單晶硅片，通過酸、堿、去離子水超聲清洗等工序，對硅片表面進(jìn)行化學(xué)處理。

氧化：把經(jīng)過擴(kuò)散前處理的硅片在1100～1200℃的氧化爐中長一層氧化層。

光刻：把氧化后的硅片進(jìn)行涂膠、曝光、顯影、去氧化層等工序，單向在正面刻出一次擴(kuò)散圖形。

單面開管磷沉積，采用的單面開管磷酸二氫銨水態(tài)源沉積工藝，是將高純度的磷酸二氫銨粉劑溶于去離子水中，形成水溶液，以飽和量涂敷在需沉積的硅片表面上，在1200度時，沉積20分鐘，可得到8~10um的高濃度沉積層，借助后道擴(kuò)鎵和擴(kuò)硼的流程，將n+深度推到本產(chǎn)品所需的60~65um深度，形成寬n+層區(qū)。

開管擴(kuò)鎵，由于硅片表面事先生成一層氧化層，可以防止鎵原子在硅片表面形成合金點和腐蝕坑。擴(kuò)散在特殊雙恒溫區(qū)擴(kuò)散爐和雙磨口石英管中進(jìn)行，擴(kuò)散時把ga2o3源粉置于源溫區(qū)，硅片置于恒溫區(qū)進(jìn)行擴(kuò)散，用h2作攜帶氣體和反應(yīng)氣體，從固態(tài)的ga2o3中分解出鎵原子，然后由h2把鎵原子帶到恒溫區(qū)，向硅片中擴(kuò)散。由于鎵原子對sio2的穿透力特強(qiáng)，所以實現(xiàn)了在sio2膜保護(hù)下進(jìn)行摻雜，最終在n型硅片的兩邊得到平整的對稱的pn結(jié)。

單面開管擴(kuò)硼，采用的單面開管硼乳膠源擴(kuò)散工藝，是采用硼酸摻入乳膠源中，形成含硼乳膠源，放入1150～1280℃的擴(kuò)散爐中進(jìn)行擴(kuò)散，擴(kuò)散時間為0.5～20h,單面涂覆敷在己擴(kuò)鎵的硅片面上，形成40um寬的高濃度p+層。

硼面腐刻溝槽，擴(kuò)散后的硅片采用臺面工藝蝕刻溝槽，露出p/n結(jié)，然后進(jìn)行表面氧化鈍化保護(hù)，氧化溫度650～900℃。

溝槽氧化后再按一般玻璃純化工藝做到金屬化，劃片，完成整個芯片流程。

根據(jù)上述生產(chǎn)工藝獲得的高電壓瞬態(tài)電壓抑制器芯片結(jié)構(gòu)為p+p-n+n-單向高電壓瞬態(tài)電壓抑制器芯片；與現(xiàn)有p+p-n+n-型結(jié)構(gòu)芯片相比，具有如下特點：

(a)、減薄了芯片總厚度，為210～240微米；

(b)、減薄了圖上n-基區(qū)寬度，為55～65微米；

(c)、增加了圖上p+和p-型擴(kuò)散區(qū)寬度，為95～110微米；

(d)、變更了p型擴(kuò)散區(qū)的濃度結(jié)構(gòu)曲線，外加最高反向電壓時，p型擴(kuò)散區(qū)耗盡層寬度，為60～70微米，圖上標(biāo)為p-區(qū)；

(e)、增加了圖上n+區(qū)寬度，為60～65微米。

本發(fā)明的一種瞬態(tài)電壓抑制器(tvs)芯片及制造方法，與現(xiàn)有技術(shù)相比具有如下的優(yōu)點：芯片臺面附近區(qū)域設(shè)計的輔助溝槽結(jié)構(gòu)。當(dāng)外加最高反向電壓時，n型基區(qū)耗盡層被限制在基區(qū)以內(nèi)，其擊穿電壓高于主體結(jié)擊穿電壓，使主體結(jié)區(qū)域先擊穿，漏電流分布于主體結(jié)區(qū)域，而輔助結(jié)區(qū)域不發(fā)生擊穿，從而解決了單擴(kuò)散結(jié)結(jié)構(gòu)在生產(chǎn)高電壓芯片時的漏電大，擊穿電壓低，易損壞的問題，提高了高電壓瞬態(tài)電壓抑制器的耐壓性能，同時提高瞬態(tài)電壓抑制器的抗浪涌能力及可靠性。增加p型區(qū)耗盡層結(jié)構(gòu)。改變了p型擴(kuò)散區(qū)的濃度結(jié)構(gòu)曲線，利用p型擴(kuò)散區(qū)耗盡層寬度的附加耐壓，將器件的最高反向耐壓值提高到800伏特以上；增加了n+區(qū)寬度。增寬了高導(dǎo)電率區(qū)域，增強(qiáng)了n+區(qū)對n基區(qū)發(fā)射電子的能力，芯片的正向峰值壓降降低到1.22v及以下。

附圖說明

圖1為一種瞬態(tài)電壓抑制器(tvs)芯片生產(chǎn)工藝流程圖。

圖2為一種瞬態(tài)電壓抑制器(tvs)芯片剖面結(jié)構(gòu)圖。

具體實施方式

實施例1：參照附圖1和2對發(fā)明一種瞬態(tài)電壓抑制器(tvs)芯片的制造方法作進(jìn)一步詳細(xì)描述。

擴(kuò)散前處理：采用n型單晶硅片為原料，通過酸、堿、去離子水超聲清洗等工序，對硅片表面進(jìn)行化學(xué)處理。

氧化：把經(jīng)過擴(kuò)散前處理的硅片在1100～1200℃的氧化爐中長一層氧化層。

光刻：把氧化后的硅片進(jìn)行涂膠、曝光、顯影、去氧化層等工序，單向在正面刻出一次擴(kuò)散圖形。

單面開管磷沉積。采用的單面開管磷酸二氫銨水態(tài)源沉積工藝，將高純度的磷酸二氫銨粉劑溶于去離子水中，形成水溶液，以飽和量涂敷在需沉積的硅片表面上，在1200度時，沉積20分鐘，可得到8~10um的高濃度沉積層，借助后道擴(kuò)鎵和擴(kuò)硼的流程，將n+深度推到本產(chǎn)品所需的60~65um深度，形成寬n+層區(qū)。

開管擴(kuò)鎵。由于硅片表面事先生成一層氧化層，可以防止鎵原子在硅片表面形成合金點和腐蝕坑。擴(kuò)散在特殊雙恒溫區(qū)擴(kuò)散爐和雙磨口石英管中進(jìn)行，擴(kuò)散時把ga2o3源粉置于源溫區(qū)，硅片置于恒溫區(qū)進(jìn)行擴(kuò)散，用h2作攜帶氣體和反應(yīng)氣體，從固態(tài)的ga2o3中分解出鎵原子，然后由h2把鎵原子帶到恒溫區(qū)，向硅片中擴(kuò)散。由于鎵原子對sio2的穿透力特強(qiáng)，所以實現(xiàn)了在sio2膜保護(hù)下進(jìn)行摻雜，容易形成新產(chǎn)品所需的60～70微米厚度的p-型擴(kuò)散耗盡區(qū)，非擴(kuò)面無反型。

單面開管擴(kuò)硼。采用的單面開管硼乳膠源擴(kuò)散工藝，是采用硼酸摻入乳膠源中，形成含硼乳膠源，放入1150～1280℃的擴(kuò)散爐中進(jìn)行擴(kuò)散，擴(kuò)散時間為0.5～20h,單面涂覆敷在己擴(kuò)鎵的硅片面上，形成40um寬的高濃度p+層。

硼面腐刻溝槽。擴(kuò)散后的硅片采用臺面工藝蝕刻溝槽，露出p/n結(jié)，然后進(jìn)行表面氧化鈍化保護(hù)，氧化溫度650～900℃。

溝槽氧化后再按一般玻璃純化工藝做到金屬化，劃片，完成整個芯片流程。

與現(xiàn)有p+p-n+n-型結(jié)構(gòu)芯片相比，具有如下特點：

(a)、減薄了芯片總厚度，為210～240微米；

(b)、減薄了圖上n-基區(qū)寬度，為55～65微米；

(c)、增加了圖上p+和p-型擴(kuò)散區(qū)寬度，為95～110微米；

(d)、變更了p型擴(kuò)散區(qū)的濃度結(jié)構(gòu)曲線，外加最高反向電壓時，p型擴(kuò)散區(qū)耗盡層寬度，為60～70微米，圖上標(biāo)為p-區(qū)；

(e)、增加了圖上n+區(qū)寬度，為60～65微米。

需要理解到的是：上述實施例雖然對本發(fā)明的設(shè)計思路作了比較詳細(xì)的文字描述，但是這些文字描述，只是對發(fā)明設(shè)計思路的簡單文字描述，而不是對本發(fā)明設(shè)計思路的限制，任何不超出本發(fā)明設(shè)計思路的組合、增加或修改，均落入本發(fā)明的保護(hù)范圍內(nèi)。