本發(fā)明的實施例涉及鰭型場效應(yīng)晶體管及其制造方法。

背景技術(shù)：

由于半導體器件的尺寸保持按比例縮小，已經(jīng)開發(fā)了諸如鰭型場效應(yīng)晶體管(finfet)的三維多柵極結(jié)構(gòu)以替代平面cmos器件。finfet的結(jié)構(gòu)部件是從襯底的表面直立延伸的硅基鰭，并且包裹在溝道周圍的柵極還提供對溝道的更好的電氣控制。

技術(shù)實現(xiàn)要素：

本發(fā)明的實施例提供了一種鰭型場效應(yīng)晶體管，包括：襯底，具有多個鰭；多個絕緣體，位于所述襯底上方和所述鰭之間；柵極堆疊件，位于所述鰭上方和所述絕緣體上；密封間隔件，位于所述柵極堆疊件的側(cè)壁上方；以及第一偏移間隔件，位于所述密封間隔件上方，并且具有3-5的介電常數(shù)。

本發(fā)明的另一實施例提供了一種鰭型場效應(yīng)晶體管，包括：襯底，具有多個鰭；多個絕緣體，位于所述襯底上方和所述鰭之間；柵極堆疊件，位于所述鰭上方和所述絕緣體上；密封間隔件，位于所述柵極堆疊件的側(cè)壁上方，其中，所述密封間隔件的材料包括碳濃度為1-12at％的sicn；第一偏移間隔件，位于所述密封間隔件上方；偽間隔件，位于所述第一偏移間隔件上方，其中，所述偽間隔件的材料包括碳濃度為0.5-2at％的sicn；以及第二偏移間隔件，位于所述偽間隔件上方。

本發(fā)明的又一實施例提供了一種鰭型場效應(yīng)晶體管的制造方法，包括：提供襯底；圖案化所述襯底以形成多個鰭；在所述鰭之間形成多個絕緣體；在所述襯底上方和所述絕緣體上形成堆疊結(jié)構(gòu)，其中，所述堆疊結(jié)構(gòu)覆蓋所述鰭的部分；在所述堆疊結(jié)構(gòu)的側(cè)壁上方形成密封間隔件；在所述密封間隔件上方形成第一偏移間隔件；在所述第一偏移間隔件上方形成偽間隔件；通過去除未被所述堆疊結(jié)構(gòu)覆蓋的所述鰭的多個部分而在所述鰭中形成多個凹槽；在所述絕緣體之間的所述凹槽中和所述堆疊結(jié)構(gòu)的兩個相對側(cè)上形成多個應(yīng)變材料部分；在所述偽間隔件上方形成第二偏移間隔件；以及實施處理工藝以鈍化所述第二偏移間隔件的懸空鍵。

附圖說明

當結(jié)合附圖進行閱讀時，從以下詳細描述可最佳理解本發(fā)明的各個方面。應(yīng)該強調(diào)，根據(jù)工業(yè)中的標準實踐，各個部件未按比例繪制并且僅用于說明的目的。實際上，為了清楚的討論，各個部件的尺寸可以任意地增大或減小。

圖1是根據(jù)本發(fā)明的一些實施例的示出用于形成finfet的制造方法的工藝步驟的示例性流程圖。

圖2a至圖2i是根據(jù)本發(fā)明的一些實施例的示出處于制造方法的各個階段的finfet的立體圖。

圖3a至圖3i是根據(jù)本發(fā)明的一些實施例的示出處于制造方法的各個階段的finfet的截面圖。

圖4a是根據(jù)本發(fā)明的一些實施例的示出用于形成finfet的制造方法的工藝步驟的示例性流程圖。

圖4b是根據(jù)本發(fā)明的一些實施例的示出處于制造方法的各個階段的finfet的立體圖。

圖4c是根據(jù)本發(fā)明的一些實施例的示出處于制造方法的各個階段的finfet的截面圖。

具體實施方式

以下公開內(nèi)容提供了許多用于實現(xiàn)本發(fā)明的不同特征的不同實施例或?qū)嵗?。下面描述了組件和布置的具體實例以簡化本發(fā)明。當然，這些僅僅是實例，而不旨在限制本發(fā)明。例如，元件的尺寸不限于公開的范圍或值，但可能依賴于工藝條件和/或器件的期望的性質(zhì)。此外，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接觸形成的實施例，并且也可以包括在第一部件和第二部件之間可以形成額外的部件，從而使得第一部件和第二部件可以不直接接觸的實例。為了簡單和清楚的目的，各個部件可以以不同比例任意地繪制。

此外，為便于描述，在此可以使用諸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空間相對術(shù)語，以描述如圖所示的一個元件或部件與另一個(或另一些)原件或部件的關(guān)系。除了圖中所示的方位外，空間相對術(shù)語旨在包括器件在使用或操作中的不同方位。裝置可以以其他方式定向(旋轉(zhuǎn)90度或在其他方位上)，并且本文使用的空間相對描述符可以同樣地作出相應(yīng)的解釋。此外，術(shù)語“由…制成”可以意味著“包括”或“由…組成”。

本發(fā)明的實施例描述了finfet的示例性制造工藝和由其制造的finfet。在本發(fā)明的特定實施例中，finfet可以形成在塊狀硅襯底上。作為可選方式，finfet也可以形成在絕緣體上硅(soi)襯底或絕緣體上鍺(goi)襯底上。此外，根據(jù)實施例，硅襯底可以包括其它導電層或其它半導體元件，諸如晶體管、二極管等。實施例并不用來限制上下文。

根據(jù)本實施例，圖1是示出用于形成finfet的制造方法的工藝步驟的示例性流程圖。圖1示出的工藝流程的各個工藝步驟可以包括如下討論的多個工藝步驟。圖2a至圖2g是根據(jù)本發(fā)明的一些實施例的示出處于用于形成finfet的制造方法的各個階段的finfet200的立體圖。圖3a至圖3g是分別沿著圖2a至圖2g的線i-i'截取的finfet200的截面圖。應(yīng)注意的是，這里所描述的工藝流程包括用于制造finfet器件的制造工藝的一部分。

圖2a是處于制造方法的各個階段的其中一個的finfet200的立體圖，以及圖3a是沿著圖2a的線i-i'截取的finfet200的截面圖。在步驟10中并且如圖2a和圖3a所示，提供了其上具有鰭102的襯底100。在一些實施例中，襯底100是塊狀硅襯底。根據(jù)設(shè)計的要求，襯底100可以是p型襯底或n型襯底，并且包括不同的摻雜區(qū)。摻雜區(qū)可以被配置為用于n型finfet或p型finfet。在一些實施例中，通過以下步驟形成其上具有鰭102的襯底100：在襯底100上方形成掩模層104；在掩模層104上和襯底100上方形成光敏圖案；將光敏圖案和掩模層104用作蝕刻掩模，通過蝕刻襯底100圖案化襯底100以在襯底100中形成溝槽并且在溝槽106之間形成鰭102。在一些實施例中，掩模層104是由例如化學汽相沉積(cvd)形成的氮化硅層。在一些實施例中，溝槽106是條狀并且平行布置。

圖2b是處于制造方法的各個階段的其中一個的finfet200的立體圖，以及圖3b是沿著圖2b的線i-i'截取的finfet200的截面圖。在步驟12中，在鰭102之間形成絕緣體108。用絕緣材料(未示出)填充溝槽106。在一些實施例中，該絕緣材料包括氧化硅、氮化硅、氧氮化硅、旋涂介電材料或低k介電材料。通過高密度等離子體化學汽相沉積(hdp-cvd)、亞大氣壓cvd(sacvd)或旋涂形成絕緣材料?？蛇x擇地，實施化學機械拋光工藝以去除突出的絕緣材料和剩余的掩模層104(參照圖2a)。之后，通過蝕刻工藝部分地去除填充在鰭102之間的溝槽106中的絕緣材料。在一些實施例中，通過使用用氫氟酸(hf)的濕蝕刻工藝實施蝕刻工藝。在另一個實施例中，通過使用干蝕刻工藝實施蝕刻工藝。殘留在溝槽106中的絕緣材料變成頂面108a低于鰭102的頂面102a的絕緣體108。鰭102的上部110從絕緣體108的頂面108a突出。

圖2c處于制造方法的各個階段的其中一個的finfet200的立體圖，以及圖3c是沿著圖2c的線i-i'截取的finfet200的截面圖。在步驟14中，堆疊結(jié)構(gòu)112形成在襯底100上方和絕緣體108上，并且堆疊結(jié)構(gòu)112橫跨在鰭102的上部的110上方。在圖2c中，示出了2個堆疊結(jié)構(gòu)112。這里示出的堆疊結(jié)構(gòu)112的數(shù)目是為了說明的目的，并不旨在限制本發(fā)明的結(jié)構(gòu)。堆疊結(jié)構(gòu)112平行布置。堆疊結(jié)構(gòu)112包括介電層120和位于介電層120上方的多晶硅條122。在一些實施例中，其中一個堆疊結(jié)構(gòu)112覆蓋鰭102的上部110。在一些實施例中，通過沉積氧化物層(未示出)，在氧化物層上方沉積多晶硅層(未示出)，以及之后圖案化多晶硅層以形成多晶硅條122和介電層120來形成堆疊結(jié)構(gòu)112。

在步驟16中，在堆疊結(jié)構(gòu)112(多晶硅條122)的側(cè)壁上形成密封間隔件114。在一些實施例中，密封間隔件114由諸如碳氮化硅(sicn)、-碳-氧-氮化硅(sicon)或它們的組合的介電材料形成。在一些實施例中，密封間隔件114在多晶硅條上方具有1-2nm的厚度，并具有4-7的介電常數(shù)。在一些實施例中，通過原子層沉積(ald)沉積介電材料的毯狀層，以及實施各向異性蝕刻工藝以在堆疊結(jié)構(gòu)112的兩側(cè)上形成密封間隔件114來形成密封間隔件114。在一些實施例中，密封間隔件114由碳濃度為1–12at％(原子百分比)的sicn形成以保持所需的刻蝕選擇性和4-7的介電常數(shù)。碳摻雜的aldsicn為堆疊結(jié)構(gòu)112(多晶硅條122)改進了所需的刻蝕選擇性。因此，消除了由內(nèi)向外的柵極至接觸件或柵極至源極和漏極的短路風險。堆疊結(jié)構(gòu)112與鰭102的上部110的部分重疊并且覆蓋鰭102的上部110的部分，且鰭102的上部110的被覆蓋部分用于形成finfet200的溝道區(qū)。未被堆疊結(jié)構(gòu)112覆蓋的鰭102的上部110的部分此后稱為暴露部分118。堆疊結(jié)構(gòu)112的延伸方向垂直于鰭102的延伸方向。在一些實施例中，光摻雜區(qū)116形成在鰭102的暴露部分118上，且通過實施離子注入形成光摻雜區(qū)116。

圖2d是處于制造方法的各個階段的其中一個的finfet200的立體圖，以及圖3d是沿著圖2d的線i-i'截取的finfet200的截面圖。在步驟18中，第一偏移間隔件124形成在密封間隔件114上方。在一些實施例中，第一偏移間隔件124由諸如sicon、siof、sico或它們的組合的介電材料形成。在一些實施例中，第一偏移間隔件124在密封間隔件114上方具有2-6nm的厚度，并具有3-5的介電常數(shù)。在一些實施例中，通過原子層沉積(ald)沉積介電材料的毯狀層，以及實施各向異性蝕刻工藝以在密封間隔件114上方形成第一偏移間隔件124來形成第一偏移間隔件124。在一些實施例中，第一偏移間隔件124由sicon形成以維持最低的k來維持柵極至源極和漏極電容。

在步驟20中，偽間隔件126形成在第一偏移間隔件124上方。在一些實施例中，偽間隔件126由諸如硅、sicn、sicon或它們的組合的介電材料形成。在一些實施例中，偽間隔件126在第一偏移間隔件124上方具有2-6nm的厚度，并具有5-7的介電常數(shù)。在一些實施例中，通過原子層沉積沉積介電材料的毯狀層，以及實施各向異性蝕刻工藝以在第一偏移間隔件124上方形成偽間隔件126來形成偽間隔件126。在一些實施例中，偽間隔件126由具有0.5-2at％的碳濃度的sicn形成，以幫助保持在隨后的蝕刻工藝期間的偽間隔件126(1-2nm，在柵極至鰭底拐角處)的穩(wěn)健性以及具有5-7的介電常數(shù)，同時在sige源極漏極(sd)蝕刻期間防止碳殘余引起的異常外延。

在一些實施例中，通過原子層沉積沉積介電材料的2個毯狀層，以及實施各向異性蝕刻工藝以形成偽間隔件126和第一偏移間隔件124來形成偽間隔件126和第一偏移間隔件124。

圖2e是處于制造方法的各個階段的其中一個的finfet200的立體圖，以及圖3e是沿著圖2e的線i-i'截取的finfet200的截面圖。在步驟22中，通過去除未被堆疊112覆蓋的鰭102的部分(sd蝕刻)在鰭102中形成凹槽128。在一些實施例中，去除鰭102的暴露部分118(圖2d)以形成凹槽128，例如，通過使用各向異性蝕刻、各向同性蝕刻或它們的組合。在一些實施例中，鰭102凹進至低于絕緣體108的頂面108a。在一些實施例中，在鰭102的暴露部分118的蝕刻期間，部分偽間隔件126保留。在一些實施例中，在鰭102的暴露部分118的蝕刻期間，去除偽間隔件126。

圖2f是處于制造方法的各個階段的其中一個的finfet200的立體圖，以及圖3f是沿著圖2f的線i-i'截取的finfet200的截面圖。在步驟24中，通過在凹槽128中填充應(yīng)變材料(未示出)而在絕緣體108之間的凹槽128中形成應(yīng)變材料部分130。應(yīng)變材料部分130位于堆疊結(jié)構(gòu)112的相對兩側(cè)上。例如，在一些實施例中，應(yīng)變材料部分130的材料包括sige、硅碳(sic)或sip。在一些實施例中，通過選擇生長外延形成應(yīng)變材料部分130。在用應(yīng)變材料填充凹槽128之后，應(yīng)變材料的進一步外延生長使應(yīng)變材料部分130向上和水平擴展超出凹槽128并且位于絕緣體108之上。由于應(yīng)變材料的晶格常數(shù)不同于襯底100的材料的晶格常數(shù)，溝道區(qū)被應(yīng)變或受到應(yīng)力以增加器件的載流子遷移率并且增強器件性能。在一些實施例中，一些應(yīng)變材料部分130形成有小平面，且在絕緣體108的頂面108a下方的部分應(yīng)變材料部分130稱為基部。之后，注入應(yīng)變材料部分130以形成源極和漏極區(qū)(也標記為130)。源極和漏極區(qū)，也稱為應(yīng)變源極和漏極區(qū)，位于堆疊結(jié)構(gòu)112的相對兩側(cè)上。在一些實施例中，源極和漏極區(qū)130可選擇地通過硅化形成有硅化物頂層(未示出)。

圖2g是處于制造方法的各個階段的其中一個的finfet200的立體圖以及圖3g是沿著圖2g的線i-i'截取的finfet200的截面圖。在步驟26中,在去除堆疊結(jié)構(gòu)112之后形成柵極堆疊件132。在堆疊結(jié)構(gòu)112上形成層間介電層134。在一些實施例中，層間介電層134包括含碳氧化物、硅酸鹽玻璃或合適的介電材料。在一些實施例中，層間介電層134是由單一材料形成。在可選實施例中，層間介電層134包括多層結(jié)構(gòu)。在層間介電層134可以填充直至其頂面高于堆疊結(jié)構(gòu)112的頂面。然后實施諸如cmp的平面化步驟以去除過量的層間介電層134。在一些實施例中，堆疊結(jié)構(gòu)112用作拋光停止層，因此，層間介電層134的頂面與堆疊結(jié)構(gòu)112的頂面基本齊平。在一些實施例中，通過各向異性蝕刻去除介電層120和位于介電層120上方的多晶硅條122，而密封間隔件114、第一偏移間隔件124和偽間隔件126保留。

之后，在密封間隔件114之間的凹槽中以及在鰭102的頂面和側(cè)壁上方形成柵極介電層136。在一些實施例中，柵極介電層136的材料包括氧化硅、氮化硅或它們的組合。在一些實施例中，柵極介電層136包括高k介電材料，并且高k介電材料的k值大于7.0，并且包括hf、al、zr、la、mg、ba、ti、pb和它們的組合的金屬氧化物或硅酸鹽。在一些實施例中，柵極介電層136通過ald、分子束沉積(mbd)、物理汽相沉積(pvd)或熱氧化形成。之后，柵電極層138在柵極介電層136上方、覆蓋部(溝道區(qū))上方形成，并且填充密封間隔件114之間的剩余的凹槽。在一些實施例中，柵電極層138包括含金屬材料，諸如al、cu、w、co、ti、ta、ru、tin、tial、tialn、tan、tac、nisi、cosi或它們的組合。根據(jù)finfet200是p型finfet還是n型finfet選擇柵極介電層136和/或柵電極層138的材料。可選擇地，實施cmp工藝以去除過量的柵極介電層136和柵電極層138。密封間隔件114、第一偏移間隔件124和偽間隔件126位于柵極介電層136和柵電極層138的側(cè)壁上方。也就是說，堆疊結(jié)構(gòu)112被替換，并且形成替換柵極堆疊件132。在此處描述的一些實施例中，柵極堆疊件132是替換柵極，但是柵極堆疊結(jié)構(gòu)或其制造工藝不受這些實施例限制。

在一些實施例中，柵極堆疊件132位于絕緣體108上方，源極和漏極區(qū)(應(yīng)變材料部分130)位于柵極堆疊件132的相對兩側(cè)上。柵極堆疊件132覆蓋鰭102的溝道區(qū)，并且產(chǎn)生的finfet200包括多個鰭。

圖2h是處于制造方法的各個階段的其中一個的finfet200的立體圖，以及圖3h是沿著圖2h的線i-i'截取的finfet200的截面圖。在步驟28中，實施自對準收縮工藝。去除柵電極層138的部分以在柵電極層138中形成凹槽。在一些實施例中，通過各向異性蝕刻、各向同性蝕刻或它們的組合去除柵電極層138的部分。形成覆蓋層140以填充凹槽。例如，覆蓋層140由氮化硅、氧化硅或它們的組合形成。在一些實施例中，覆蓋層140可以填充直至其頂面高于層間介電層134的頂面。然后實施諸如cmp的平面化步驟以去除過量的覆蓋層140。

在層間介電層134上方形成層間介電層142。在一些實施例中，層間介電層142包括含碳氧化物、硅酸鹽玻璃或合適的介電材料。在一些實施例中，層間介電層142由單一材料制成。在可選擇實施例中，層間介電層142包括多層結(jié)構(gòu)。之后，在層間介電層142上方形成硬掩模層144。在一些實施例中，硬掩模層144是由例如物理汽相沉積(pvd)形成的氮化鈦層。之后，圖案化硬掩模層144。通過使用圖案化的硬掩模層144作為蝕刻掩模，去除層間介電層142和層間介電層134以暴露柵極堆疊件132、密封間隔件114、第一偏移間隔件124、偽間隔件126和部分應(yīng)變材料部分130。

圖2i是處于制造方法的各個階段的其中一個的finfet200的立體圖以及圖3i是沿著圖2i的線i-i'截取的finfet200的截面圖。例如，通過濕蝕刻工藝或者干蝕刻工藝去除圖案化的硬掩模層144。在步驟30中，在偽間隔件126上方形成第二偏移間隔件146。在一些實施例中，第二偏移間隔件146由諸如碳氮化硅(sicn)、sic、sicon或它們的組合的介電材料形成。在一些實施例中，第二偏移間隔件146在偽間隔件126上方具有3-7nm的厚度，并具有3-6的介電常數(shù)。在一些實施例中，通過原子層沉積(ald)沉積介電材料的毯狀層，以及實施各向異性蝕刻工藝以在偽間隔件126上方形成第二偏移間隔件146來形成第二偏移間隔件146。在一些實施例中，在鰭102的暴露部分118的蝕刻期間去除偽間隔件126，且在第一偏移間隔件124上方形成第二偏移間隔件146。在一些實施例中，第二偏移間隔件146形成為保持期望的厚度來應(yīng)對隨后的蝕刻，實施該隨后的蝕刻以破壞鰭102(epi)的頂部上的底部部分。

在步驟32中，實施處理工藝以鈍化第二偏移間隔件146的懸空鍵。在一些實施例中，處理工藝包括原位形成氣體退火或uv固化。在一些實施例中，實施原位形成氣體退火或uv固化以鈍化蝕刻期間產(chǎn)生的懸空鍵，其防止氧化物形成，并因此可以防止由預(yù)硅化原生氧化物去除工藝引起的損耗。

根據(jù)實施例，圖4a是示出用于形成finfet的制造方法的工藝步驟的另一示例性流程圖。圖4a中示出的工藝流程圖的各個工藝步驟可以包括如下討論的多個工藝步驟。圖4b是根據(jù)本發(fā)明的一些實施例的示出處于用于形成finfet的制造方法的各個階段的finfet200的立體圖。圖4c是沿著圖4b的線i-i'截取的finfet200的截面圖。應(yīng)注意的是，這里所描述的工藝步驟包括用于制造finfet器件的制造工藝的一部分。在圖4a中，步驟10-24與圖1中的步驟10-24相同。圖4b和圖4c分別示出了圖2f和圖3f之后的工藝。

如圖4a至圖4c所示，通過在凹槽128(如圖2f和圖3f所示)中填充應(yīng)變材料(未示出)，在絕緣體108之間的凹槽128中形成應(yīng)變材料部分130。

在步驟26中，在偽間隔件126上方形成第二偏移間隔件146。在一些實施例中，第二偏移間隔件146由如碳氮化硅(的sicn)sic或它們的組合的介電材料形成。在一些實施例中，第二偏移間隔件146在偽間隔件126上方具有3-7nm的厚度，并具有3-6的介電常數(shù)。在一些實施例中，通過原子層沉積(ald)沉積介電材料的毯狀層，以及實施各向異性蝕刻工藝以在密封間隔件114上方形成第二偏移間隔件146來形成第二偏移間隔件146。在一些實施例中，在鰭102的暴露部分118的蝕刻期間去除偽間隔件126，并且在第一偏移間隔件124上方形成第二偏移間隔件146。在一些實施例中，第二偏移間隔件146形成為保持期望的厚度以應(yīng)對隨后的蝕刻，實施該隨后的蝕刻以破壞鰭(epi)的頂部上的底部部分。

在步驟28中，實施處理工藝以鈍化第二偏移間隔件146的懸空鍵。在一些實施例中，處理工藝包括原位形成氣體退火或uv固化。在一些實施例中，實施原位形成氣體退火或uv固化以鈍化蝕刻期間產(chǎn)生的懸空鍵，其防止氧化物形成，并因此可以防止由預(yù)硅化原生氧化物去除工藝引起的損耗。

在以上實施例中，密封間隔件114由具有1-12at％的碳濃度的sicn形成，以維持所需的選擇性和4-7的介電常數(shù)，第一偏移間隔件124由sicon形成以維持最低的k來維持柵極至源極和漏極電容，偽間隔件126由具有0.5-2at％的碳濃度的sicn形成，以幫助維持在隨后的蝕刻工藝期間的偽間隔件(1-2nm，在柵極至鰭底部拐角處)的穩(wěn)健性和5-7的介電常數(shù)，同時防止sige源極漏極(sd)蝕刻期間的碳殘余物引起的異常外延，并且第二偏移間隔件146形成為保持期望的厚度以應(yīng)對隨后的蝕刻，實施該隨后的蝕刻以破壞鰭(epi)的頂部上的底部部分。處理工藝包括原位形成氣體退火或uv固化，實施原位形成氣體退火或uv固化以鈍化第二偏移間隔件146的懸空鍵。

在本發(fā)明的一些實施例中，描述了一種鰭型場效應(yīng)晶體管，包括襯底、絕緣體、柵極堆疊件、密封間隔件、第一偏移間隔件。襯底具有位于其上的多個鰭。絕緣體位于襯底上方和鰭之間。柵極堆疊件位于鰭上方和絕緣體上。密封間隔件位于柵極堆疊件的側(cè)壁上方。第一偏移間隔件位于密封間隔件上方，并且具有3-5的介電常數(shù)。

在上述鰭型場效應(yīng)晶體管中，其中，所述密封間隔件的材料具有4-7的介電常數(shù)。

在上述鰭型場效應(yīng)晶體管中，其中，所述密封間隔件的材料包括sicn。

在上述鰭型場效應(yīng)晶體管中，其中，所述密封間隔件的材料包括sicn，所述密封間隔件的材料具有1-12at％的碳濃度。

在上述鰭型場效應(yīng)晶體管中，其中，所述第一偏移間隔件的材料包括sicon、sico或siof。

在上述鰭型場效應(yīng)晶體管中，還包括位于所述第一偏移間隔件上方并且具有3-6的介電常數(shù)的第二偏移間隔件。

在上述鰭型場效應(yīng)晶體管中，還包括位于所述第一偏移間隔件上方并且具有3-6的介電常數(shù)的第二偏移間隔件，其中，所述第二偏移間隔件的材料具有小于1*10¹¹cm^-3的濃度的懸空鍵。

在上述鰭型場效應(yīng)晶體管中，還包括位于所述第一偏移間隔件上方并且具有3-6的介電常數(shù)的第二偏移間隔件，其中，所述第二偏移間隔件的材料包括sicn或sic。

在上述鰭型場效應(yīng)晶體管中，還包括位于所述第一偏移間隔件上方并且具有3-6的介電常數(shù)的第二偏移間隔件，還包括位于所述第一偏移間隔件和所述第二偏移間隔件之間并且具有5-7的介電常數(shù)的偽間隔件。

在上述鰭型場效應(yīng)晶體管中，還包括位于所述第一偏移間隔件上方并且具有3-6的介電常數(shù)的第二偏移間隔件，還包括位于所述第一偏移間隔件和所述第二偏移間隔件之間并且具有5-7的介電常數(shù)的偽間隔件，其中，所述偽間隔件的材料包括sicn。

在上述鰭型場效應(yīng)晶體管中，還包括位于所述第一偏移間隔件上方并且具有3-6的介電常數(shù)的第二偏移間隔件，還包括位于所述第一偏移間隔件和所述第二偏移間隔件之間并且具有5-7的介電常數(shù)的偽間隔件，其中，所述偽間隔件的材料具有0.5-2at％的碳濃度。

在本發(fā)明的一些實施例中，描述了一種鰭型場效應(yīng)晶體管，包括襯底、絕緣體、柵極堆疊件、密封間隔件、第一偏移間隔件、偽間隔件和第二偏移間隔件。襯底具有位于其上的多個鰭。絕緣體位于襯底上方和鰭之間。柵極堆疊件位于鰭上方和絕緣體上。密封間隔件位于柵極堆疊件的側(cè)壁上方，并且密封間隔件的材料包括具有1-12at％的碳濃度的sicn。第一偏移間隔件位于密封間隔件上方。偽間隔件位于第一偏移間隔件上方，并且偽間隔件的材料包括具有0.5-2at％的碳濃度的sicn。第二偏移間隔件位于偽間隔件上方。

在本發(fā)明的一些實施例中，描述了用于形成鰭型場效應(yīng)晶體管的方法。提供了襯底。圖案化襯底以形成多個鰭。在鰭之間形成絕緣體。在襯底上方和絕緣體上形成堆疊結(jié)構(gòu)，其中堆疊結(jié)構(gòu)覆蓋鰭的一部分。在堆疊結(jié)構(gòu)的側(cè)壁上方形成密封間隔件。在密封間隔件上方形成第一偏移間隔件。在第一偏移間隔件上方形成偽間隔件。通過去除未被堆疊結(jié)構(gòu)覆蓋的鰭的多個部分在鰭中形成多個凹槽。在絕緣體之間的凹槽中和在疊層結(jié)構(gòu)的兩個相對側(cè)上形成多個應(yīng)變材料部分。在偽間隔件上方形成第二偏移間隔件。實施處理工藝以鈍化第二偏移間隔件的懸空鍵。

在上述方法中，其中，通過去除未被所述堆疊結(jié)構(gòu)覆蓋的所述鰭的多個部分而在所述鰭中形成多個凹槽還包括去除所述偽間隔件的多個部分。

在上述方法中，還包括：去除所述堆疊結(jié)構(gòu)；在所述襯底上方和所述絕緣體上形成柵極堆疊件；以及實施自對準收縮工藝。

在上述方法中，還包括：去除所述堆疊結(jié)構(gòu)；在所述襯底上方和所述絕緣體上形成柵極堆疊件；以及實施自對準收縮工藝，其中，在實施所述自對準收縮工藝之后實施在所述偽間隔件上方形成所述第二偏移間隔件。

在上述方法中，還包括：去除所述堆疊結(jié)構(gòu)；在所述襯底上方和所述絕緣體上形成柵極堆疊件；以及實施自對準收縮工藝，還包括：在所述襯底上方和所述絕緣體上形成所述柵極堆疊件之后，在所述柵極堆疊件上方形成覆蓋層。

在上述方法中，其中，所述處理工藝包括原位形成氣體退火或uv固化。

在上述方法中，其中，所述密封間隔件的材料具有4-7的介電常數(shù)。

在上述方法中，其中，所述第一偏移間隔件的材料包括sicon、sico或siof。

上面概述了若干實施例的特征，使得本領(lǐng)域人員可以更好地理解本發(fā)明的方面。本領(lǐng)域人員應(yīng)該理解，他們可以容易地使用本發(fā)明作為基礎(chǔ)來設(shè)計或修改用于實施與本人所介紹實施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)勢的其他工藝和結(jié)構(gòu)。本領(lǐng)域技術(shù)人員也應(yīng)該意識到，這種等同構(gòu)造并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，本文中他們可以做出多種變化、替換以及改變。