瞬態(tài)電壓抑制器的制造方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及半導(dǎo)體器件，尤其涉及一種瞬態(tài)電壓抑制器。
【背景技術(shù)】
[0002]在現(xiàn)有技術(shù)中，為有效地保護(hù)控制系統(tǒng)中電子元器件免受靜電、電感性負(fù)載切換時(shí)產(chǎn)生的瞬變電壓或感應(yīng)雷所產(chǎn)生的浪涌脈沖帶來的損害，瞬態(tài)電壓抑制二極管已廣泛地應(yīng)用于家用電器、電子儀表、通訊設(shè)備、電源、計(jì)算機(jī)系統(tǒng)等各個(gè)領(lǐng)域。目前市購的瞬態(tài)電壓抑制二極管的不足之處是:采用簡單單層的玻璃層作為半導(dǎo)體器件表面覆蓋保護(hù)介質(zhì)膜，其固定和阻止有害雜質(zhì)對器件表面的沾污能力以及封裝后的熱穩(wěn)定性和可靠性均較差，使得產(chǎn)品無法達(dá)到很好的散熱效果，經(jīng)溫度沖擊和功率老煉篩選后，因內(nèi)部材料熱膨脹系數(shù)差異的影響，產(chǎn)品的壽命短、淘汰比例高。
[0003]中國在先專利公告號為CN201985106U發(fā)明創(chuàng)造名稱為瞬態(tài)電壓抑制二極管的復(fù)合內(nèi)鈍化層結(jié)構(gòu)，雖然采用了復(fù)合內(nèi)鈍化層作為鈍化保護(hù)。但在由硅片進(jìn)行切割成型變成一個(gè)獨(dú)立單元時(shí)，采用的是機(jī)械切割或激光切割的方式，切割所造成的損傷很難在此過程中被完全避免，而那些采用肉眼、甚至在顯微鏡下都難以辨識的微小機(jī)械損傷，都有可能使得芯片在后續(xù)的封裝和使用中存在著潛在失效的風(fēng)險(xiǎn)和可能，芯片切割所產(chǎn)生的隱患嚴(yán)重地影響了產(chǎn)品的可靠性和穩(wěn)定性。
【實(shí)用新型內(nèi)容】
[0004]本實(shí)用新型的目的在于克服現(xiàn)有技術(shù)的缺陷，提供一種瞬態(tài)電壓抑制器，可以解決現(xiàn)有的瞬態(tài)電壓抑制二極管在切割成型時(shí)無法避免芯片的損傷而影響產(chǎn)品的可靠性和穩(wěn)定性的問題。
[0005]實(shí)現(xiàn)上述目的的技術(shù)方案是:
[0006]本實(shí)用新型一種瞬態(tài)電壓抑制器，包括:
[0007]芯片體，所述芯片體的上表面設(shè)有一對并行設(shè)置的第一溝槽，所述第一溝槽與所述芯片體上相鄰的端部之間形成切割區(qū)域；
[0008]覆設(shè)于所述第一溝槽表面的第一復(fù)合鈍化層；
[0009]覆設(shè)于所述芯片體上表面且位于一對所述第一溝槽之間的上電極金屬層；以及
[0010]覆設(shè)于所述芯片體下表面的下電極金屬層。
[0011]本實(shí)用新型瞬態(tài)電壓抑制器的進(jìn)一步改進(jìn)在于，所述芯片體包括單晶硅本體、覆設(shè)于所述單晶硅本體上表面的上摻雜層、以及覆設(shè)于所述單晶硅本體下表面的下?lián)诫s層，所述單晶硅本體的上表面設(shè)有一對所述第一溝槽，所述上摻雜層設(shè)于一對所述第一溝槽之間。
[0012]本實(shí)用新型瞬態(tài)電壓抑制器的進(jìn)一步改進(jìn)在于，所述上電極金屬層覆設(shè)于所述上摻雜層的上表面。
[0013]本實(shí)用新型瞬態(tài)電壓抑制器的進(jìn)一步改進(jìn)在于，所述單晶硅本體下表面設(shè)有一對與所述第一溝槽相對應(yīng)的第二溝槽，所述下?lián)诫s層設(shè)于一對所述第二溝槽之間。
[0014]本實(shí)用新型瞬態(tài)電壓抑制器的進(jìn)一步改進(jìn)在于，所述下電極金屬層覆設(shè)于所述下?lián)诫s層的下表面。
[0015]本實(shí)用新型瞬態(tài)電壓抑制器的進(jìn)一步改進(jìn)在于，所述第二溝槽的表面覆設(shè)有第二復(fù)合鈍化層。
[0016]本實(shí)用新型瞬態(tài)電壓抑制器的進(jìn)一步改進(jìn)在于，所述第二復(fù)合鈍化層包括覆設(shè)于所述第二溝槽表面的多晶硅薄膜層、覆設(shè)于所述多晶硅薄膜層下表面的氮化硅薄膜層、以及覆設(shè)于所述氮化硅薄膜層下表面的玻璃鈍化層。
[0017]本實(shí)用新型瞬態(tài)電壓抑制器的進(jìn)一步改進(jìn)在于，所述上摻雜層為N型磷結(jié)區(qū)或者P型硼結(jié)區(qū)。
[0018]本實(shí)用新型瞬態(tài)電壓抑制器的進(jìn)一步改進(jìn)在于，所述下?lián)诫s層為N型磷結(jié)區(qū)或者P型硼結(jié)區(qū)。
[0019]本實(shí)用新型瞬態(tài)電壓抑制器的進(jìn)一步改進(jìn)在于，所述第一復(fù)合鈍化層包括覆設(shè)于所述第一溝槽表面的多晶硅薄膜層、覆設(shè)于所述多晶硅薄膜層之上的氮化硅薄膜層、以及覆設(shè)于所述氮化硅薄膜層之上的玻璃鈍化層。
[0020]本實(shí)用新型瞬態(tài)電壓抑制器的有益效果為:
[0021]在一對第一溝槽的外側(cè)形成切割區(qū)域，在將芯片切割成獨(dú)立單元時(shí)，排除任何可能產(chǎn)生微小機(jī)械損傷所帶來的潛在失效風(fēng)險(xiǎn)，在切割后，將切割損傷全部留在了芯片的非工作區(qū)，令任何機(jī)械損傷不涉及到芯片工作時(shí)的臺面，從而有效地保證了產(chǎn)品的優(yōu)良特性，具有高的可靠性和穩(wěn)定性。
【附圖說明】
[0022]圖1為本實(shí)用新型瞬態(tài)電壓抑制器的第一實(shí)施例的結(jié)構(gòu)示意圖。
[0023]圖2為本實(shí)用新型瞬態(tài)電壓抑制器的第二實(shí)施例的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0024]下面結(jié)合附圖和具體實(shí)施例對本實(shí)用新型作進(jìn)一步說明。
[0025]本實(shí)用新型提供了一種瞬態(tài)電壓抑制器，為一種特性優(yōu)良、性能穩(wěn)定、可靠性高的復(fù)合內(nèi)鈍化層雙溝槽結(jié)構(gòu)高可靠性瞬態(tài)抑制器件。其通過在雙溝槽的外側(cè)形成有切割區(qū)域，有效解決切割成型時(shí)對芯片造成機(jī)械損傷而影響產(chǎn)品的可靠性和穩(wěn)定性的問題。本實(shí)用新型采用在芯片體的上表面設(shè)置兩個(gè)并列且相隔一定距離的雙溝槽，在雙溝槽內(nèi)覆設(shè)復(fù)合鈍化層，對器件起到保護(hù)作用。本實(shí)用新型的瞬態(tài)電壓抑制器具有高的可靠性和穩(wěn)定性。下面結(jié)合附圖對本實(shí)用新型瞬態(tài)電壓抑制器進(jìn)行詳細(xì)的說明。
[0026]參閱圖1，顯示了本實(shí)用新型瞬態(tài)電壓抑制器的第一實(shí)施例的結(jié)構(gòu)示意圖。下面結(jié)合圖1對本實(shí)用新型瞬態(tài)電壓抑制器進(jìn)行說明。
[0027]如圖1所示，本實(shí)用新型瞬態(tài)電壓抑制器包括芯片體11、第一復(fù)合鈍化層12、上電極金屬層13、以及下電極金屬層14，芯片體11的上表面設(shè)有一對并行設(shè)置的第一溝槽1111，在第一溝槽1111與芯片體11上相鄰的端部之間形成切割區(qū)域16，第一復(fù)合鈍化層12覆設(shè)于第一溝槽1111的表面，上電極金屬層13覆設(shè)于芯片體11的上表面且位于一對第一溝槽1111之間，第一溝槽1111內(nèi)設(shè)置的復(fù)合鈍化層12對上電極金屬層13起到保護(hù)作用。下電極金屬層14覆設(shè)于芯片體11的下表面。
[0028]其中芯片體11包括單晶硅本體111、覆設(shè)于單晶硅本體111上表面的上摻雜層112、以及覆設(shè)于單晶硅本體11下表面的下?lián)诫s層113在單晶硅本體11的上表面設(shè)有一對第一溝槽1111，上摻雜層112設(shè)于一對第一溝槽1111之間，上電極金屬層13覆設(shè)于上摻雜層112的上表面。
[0029]在第一溝槽1111內(nèi)覆設(shè)的第一復(fù)合鈍化層12包括覆設(shè)于第一溝槽1111表面的多晶硅薄膜層121、覆設(shè)于多晶硅薄膜層121之上的氮化硅薄膜層122、以及覆設(shè)于氮化硅薄膜層122之上的玻璃鈍化層123。通過一對第一溝槽1111保護(hù)上摻雜層112和上電極金屬層13。
[0030]在本實(shí)施例中，上摻雜層112為N型磷結(jié)區(qū)或者P型硼結(jié)區(qū)。下?lián)诫s層113為N型磷結(jié)區(qū)或者P型硼結(jié)區(qū)。即上摻雜層112為N型磷結(jié)區(qū)，下?lián)诫s層113為N型磷結(jié)區(qū)；或者上摻雜層112為P型硼結(jié)區(qū)，下?lián)诫s層113為N型磷結(jié)區(qū)；或者上摻雜層112為N型磷結(jié)區(qū)，下?lián)诫s層113為P型硼結(jié)區(qū)；或者上摻雜層112為P型硼結(jié)區(qū)，下?lián)诫s層113為P型硼結(jié)區(qū)?？梢詽M足不同場合的需要。
[0031]如圖2所示，在第二實(shí)施例中，其與第一實(shí)施例的區(qū)別在于:芯片體11的單晶硅本體111的下表面設(shè)有一對與第一溝槽1111相對應(yīng)的第二溝槽1112，下?lián)诫s層113設(shè)于一對第二溝槽1112之間，下電極金屬層14覆設(shè)于下?lián)诫s層113的下表面。在第二溝槽1112的表面覆設(shè)有第二復(fù)合鈍化層15，該第二復(fù)合鈍化層15包括覆設(shè)于第二溝槽1112表面的多晶硅薄膜層151、覆設(shè)于多晶硅薄膜層151下表面的氮化硅薄膜層152、以及覆設(shè)于氮化硅薄膜層152下表面的玻璃鈍化層153。第二溝槽1112的外側(cè)形成切割區(qū)域16。
[0032]本實(shí)用新型瞬態(tài)電壓抑制器的第一溝槽1111和第二溝槽1112為弧形凹槽。
[0033]本實(shí)用新型瞬態(tài)電壓抑制器的有益效果為:
[0034]本實(shí)用新型在第一溝槽和第二溝槽的外側(cè)預(yù)留了機(jī)械切割用的切割區(qū)域，避免了切割刀直接作用在玻璃鈍化層上，切割是在芯片不使用區(qū)域上進(jìn)行，切割損傷層及擴(kuò)展損傷層均落在芯片不使用區(qū)域，產(chǎn)品質(zhì)量得以保證。
[0035]以上結(jié)合附圖實(shí)施例對本實(shí)用新型進(jìn)行了詳細(xì)說明，本領(lǐng)域中普通技術(shù)人員可根據(jù)上述說明對本實(shí)用新型做出種種變化例。因而，實(shí)施例中的某些細(xì)節(jié)不應(yīng)構(gòu)成對本實(shí)用新型的限定，本實(shí)用新型將以所附權(quán)利要求書界定的范圍作為本實(shí)用新型的保護(hù)范圍。
【主權(quán)項(xiàng)】
1.一種瞬態(tài)電壓抑制器，其特征在于，包括: 芯片體，所述芯片體的上表面設(shè)有一對并行設(shè)置的第一溝槽，所述第一溝槽與所述芯片體上相鄰的端部之間形成切割區(qū)域； 覆設(shè)于所述第一溝槽表面的第一復(fù)合鈍化層； 覆設(shè)于所述芯片體上表面且位于一對所述第一溝槽之間的上電極金屬層；以及 覆設(shè)于所述芯片體下表面的下電極金屬層。2.如權(quán)利要求1所述的瞬態(tài)電壓抑制器，其特征在于，所述芯片體包括單晶硅本體、覆設(shè)于所述單晶硅本體上表面的上摻雜層、以及覆設(shè)于所述單晶硅本體下表面的下?lián)诫s層，所述單晶硅本體的上表面設(shè)有一對所述第一溝槽，所述上摻雜層設(shè)于一對所述第一溝槽之間。3.如權(quán)利要求2所述的瞬態(tài)電壓抑制器，其特征在于，所述上電極金屬層覆設(shè)于所述上摻雜層的上表面。4.如權(quán)利要求2所述的瞬態(tài)電壓抑制器，其特征在于，所述單晶硅本體下表面設(shè)有一對與所述第一溝槽相對應(yīng)的第二溝槽，所述下?lián)诫s層設(shè)于一對所述第二溝槽之間。5.如權(quán)利要求4所述的瞬態(tài)電壓抑制器，其特征在于，所述下電極金屬層覆設(shè)于所述下?lián)诫s層的下表面。6.如權(quán)利要求4所述的瞬態(tài)電壓抑制器，其特征在于，所述第二溝槽的表面覆設(shè)有第二復(fù)合鈍化層。7.如權(quán)利要求6所述的瞬態(tài)電壓抑制器，其特征在于，所述第二復(fù)合鈍化層包括覆設(shè)于所述第二溝槽表面的多晶硅薄膜層、覆設(shè)于所述多晶硅薄膜層下表面的氮化硅薄膜層、以及覆設(shè)于所述氮化硅薄膜層下表面的玻璃鈍化層。8.如權(quán)利要求2所述的瞬態(tài)電壓抑制器，其特征在于，所述上摻雜層為N型磷結(jié)區(qū)或者P型硼結(jié)區(qū)。9.如權(quán)利要求2所述的瞬態(tài)電壓抑制器，其特征在于，所述下?lián)诫s層為N型磷結(jié)區(qū)或者P型硼結(jié)區(qū)。10.如權(quán)利要求1所述的瞬態(tài)電壓抑制器，其特征在于，所述第一復(fù)合鈍化層包括覆設(shè)于所述第一溝槽表面的多晶硅薄膜層、覆設(shè)于所述多晶硅薄膜層之上的氮化硅薄膜層、以及覆設(shè)于所述氮化硅薄膜層之上的玻璃鈍化層。
【專利摘要】本實(shí)用新型涉及一種瞬態(tài)電壓抑制器，包括：芯片體，所述芯片體的上表面設(shè)有一對并行設(shè)置的第一溝槽，所述第一溝槽與所述芯片體上相鄰的端部之間形成切割區(qū)域；覆設(shè)于所述第一溝槽表面的第一復(fù)合鈍化層；覆設(shè)于所述芯片體上表面且位于一對所述第一溝槽之間的上電極金屬層；以及覆設(shè)于所述芯片體下表面的下電極金屬層。在一對第一溝槽的外側(cè)形成切割區(qū)域，在將芯片切割成獨(dú)立單元時(shí)，排除任何可能產(chǎn)生微小機(jī)械損傷所帶來的潛在失效風(fēng)險(xiǎn)，在切割后，將切割損傷全部留在了芯片的非工作區(qū)，令任何機(jī)械損傷不涉及到芯片工作時(shí)的臺面，從而有效地保證了產(chǎn)品的優(yōu)良特性，具有高的可靠性和穩(wěn)定性。
【IPC分類】H01L29/06, H01L29/861
【公開號】CN205319164
【申請?zhí)枴緾N201620006794
【發(fā)明人】馮亞寧, 張意遠(yuǎn)
【申請人】上海美高森美半導(dǎo)體有限公司
【公開日】2016年6月15日
【申請日】2016年1月5日