一種抗衰退的閃存及抗衰退的方法
【技術領域】
[0001]本發(fā)明涉及閃存技術領域，尤其涉及一種抗衰退的閃存及抗衰退的方法。
【背景技術】
[0002]圖1是現(xiàn)有技術的閃存的結構示意圖，如圖1所示，通常的閃存(Flash)包含閃存陣列11、控制器12和電壓調制器13。Flash存儲器是一種非易失類存儲器，通過浮柵(FG)中的電子來實現(xiàn)信息的存儲。當通過編程(寫)操作在浮柵中存儲更多的電子時，存儲單元的閾值電壓升高；當通過擦除操作使電子離開浮柵時，存儲單元的閾值電壓相應降低。其中，控制器12使用依次提高的階梯電壓檔位控制所述閃存陣列的編程或擦除。
[0003]閃存單元在編程和擦除操作中，為了保證寫和擦除的速度不會越來越慢，在編程時，在柵極和/或漏極施加階梯電壓，在擦除時，在柵極和/或基底(P阱)也施加階梯電壓，其中，階梯電壓分別為具有依次提高的階梯電壓檔位。例如，在通常的Flash單元擦除操作中，在柵極施加負電壓，在基底上施加正電壓，使得電子在電場作用下從浮柵離開，降低器件的閾值電壓，從而實現(xiàn)擦除功能。圖2是閃存的階梯電壓檔位的示意圖。如圖2所示，MAXcounter為最大計數(shù),VBmin為初始階梯電壓檔位,VBmax為達到最大計數(shù)的階梯電壓檔位，也就是最大計數(shù)階梯電壓檔位，Vstep為階梯電壓檔位的差值。在現(xiàn)有技術中，從VBmin(例如3V)進行寫或擦除，經過固定計數(shù)(例如100次)寫或擦除時，則提高階梯電壓的檔位(例如0.1V)，然后繼續(xù)進行寫或擦除，直到寫或擦除完成，能夠完成寫或擦除的最低階梯電壓檔位為臨界階梯電壓檔位VBlast。但是該種方法存在下面兩個缺點:
[0004]第一,某存儲塊(block)或存儲區(qū)(sector)的單元使用該階梯電壓,達到最大計數(shù)(MAX counter，例如500次)也無法完成寫或擦除，也就是達到VBmax也無法完成寫或擦除，這樣存儲單元的閾值電壓不能調節(jié)到合適的值；
[0005]第二,某存儲塊(block)或存儲區(qū)(sector)的單元使用該階梯電壓，能夠達到臨界階梯電壓檔位VBlast，完成寫或擦除，但是所用時間較長，導致寫或擦除的速度較慢。
[0006]如果使用現(xiàn)有技術的固定階梯電壓進行寫或擦除，以上兩種缺點均無法避免，這樣閃存進行操作的時間較長，速度就相應較慢，嚴重影響了閃存芯片的使用性能，而且經過過多次數(shù)的操作，也縮短了閃存芯片的使用壽命。

【發(fā)明內容】

[0007]有鑒于此，本發(fā)明的目的在于提出一種抗衰退的閃存及抗衰退的方法，能夠提高閃存的運行速度。
[0008]為達此目的，本發(fā)明提供了一種抗衰退的閃存，包含閃存陣列、控制器和電壓調制器，其中，所述控制器使用依次提高的階梯電壓檔位控制所述閃存陣列的編程或擦除，還包含:
[0009]抗衰退電路，分別與所述控制器和所述電壓調制器互聯(lián)，用于記錄每次所述閃存陣列成功進行編程或擦除的提升的臨界階梯電壓檔位或最大計數(shù)階梯電壓檔位，并且控制所述控制器下次施加所述臨界階梯電壓檔位或所述最大計數(shù)階梯電壓檔位給所述閃存陣列以進行編程或擦除。
[0010]優(yōu)選地，在編程時，施加在所述閃存陣列的柵極和/或漏極的階梯電壓檔位在3V至5V之間，在擦除時，施加在所述閃存陣列的柵極上的階梯電壓檔位在-1OV至-5V之間，施加在所述閃存陣列的基底上的階梯電壓檔位在7V至1V之間。
[0011]優(yōu)選地，每個所述階梯電壓檔位的差值在0.05V至0.5V之間。
[0012]本發(fā)明還提供了一種閃存的抗衰退方法，所述閃存包含閃存陣列、控制器、電壓調制器和抗衰退電路，所述抗衰退方法包含:
[0013]所述控制器使用依次提高的階梯電壓檔位控制所述閃存陣列進行編程或擦除；
[0014]所述抗衰退電路記錄所述閃存陣列每次成功進行編程或擦除的提升的臨界階梯電壓檔位或最大計數(shù)階梯電壓檔位；
[0015]所述抗衰退電路控制所述控制器下次施加所述提升的臨界階梯電壓檔位或所述最大計數(shù)階梯電壓檔位給所述閃存陣列以進行編程或擦除。
[0016]優(yōu)選地，所述抗衰退電路記錄所述閃存陣列每次成功進行編程或擦除的提升的臨界階梯電壓檔位包含:
[0017]在每次編程或擦除開始前，所述抗衰退電路判斷當前電壓配置是否為最高電壓檔位值，若是，則不記錄，若否，則判斷臨界階梯電壓檔位是否提升，若否，則不記錄，若是，則在所述編程或擦除完成后記錄成功進行編程或擦除的提升的臨界階梯電壓檔位。
[0018]優(yōu)選地，在編程時，施加在所述閃存陣列的柵極和/或漏極的階梯電壓檔位在3V至5V之間，在擦除時，施加在所述閃存陣列的柵極上的階梯電壓檔位在-1OV至-5V之間，施加在所述閃存陣列的基底上的階梯電壓檔位在7V至1V之間。
[0019]優(yōu)選地，每個所述階梯電壓檔位的差值在0.05V至0.5V之間。
[0020]本發(fā)明通過使用抗衰退電路記錄每次閃存陣列成功進行編程或擦除的提升的臨界階梯電壓檔位或最大計數(shù)階梯電壓檔位，并且下次使用臨界階梯電壓檔位或最大計數(shù)階梯電壓檔位給所述閃存陣列以進行編程或擦除，這樣下次可以從臨界階梯電壓檔位或最大計數(shù)階梯電壓檔位進行操作，避免每次從較低的階梯電壓檔位開始，節(jié)省了操作時間，提高了閃存的運行速度，因此提高了了閃存的使用性能，也減少了達到最大計數(shù)的幾率，延長了閃存的使用壽命。
【附圖說明】
[0021]圖1是現(xiàn)有技術的閃存的結構示意圖；
[0022]圖2是閃存的階梯電壓檔位的示意圖；
[0023]圖3是本發(fā)明的抗衰退的閃存的結構示意圖；
[0024]圖4是本發(fā)明的閃存的抗衰退的方法的流程圖；
[0025]圖5是本發(fā)明的閃存的抗衰退電路的工作流程圖。
【具體實施方式】
[0026]下面結合附圖并通過【具體實施方式】來進一步說明本發(fā)明的技術方案?？梢岳斫獾氖?，此處所描述的具體實施例僅僅用于解釋本發(fā)明，而非對本發(fā)明的限定。另外還需要說明的是，為了便于描述，附圖中僅示出了與本發(fā)明相關的部分而非全部內容。
[0027]圖3是本發(fā)明的抗衰退的閃存的結構示意圖。如圖3所示，本發(fā)明實施例提供了一種抗衰退的閃存，包含閃存陣列(Flash Array) 31、控制器32和電壓調制器33，其中，所述控制器32使用依次提高的階梯電壓檔位控制所述閃存陣列31的編程(寫)或擦除，還包含抗衰退電路34，抗衰退電路34分別與所述控制器32和所述電壓調制器33互聯(lián)，用于記錄每次所述閃存陣列31成功進行編程或擦除的提升的臨界階梯電壓檔位或最大計數(shù)階梯電壓檔位，并且控制所述控制器32下次施加所述臨界階梯電壓檔位或所述最大計數(shù)階梯電壓檔位給所述閃存陣列31以進行編程或擦除。
[0028]其中，抗衰退電路包含記錄模塊和控制模塊，記錄模塊用于記錄所述存儲陣列閃存陣列成功進行編程或擦除的提升的臨界階梯電壓檔位或最大計數(shù)階梯電壓檔位；控制模塊用于控制所述控制器下次施加所述臨界階梯電壓檔位或所述最大計數(shù)階梯電壓檔位給所述閃存陣列以進行編程或擦除。所述抗衰退電路通常集成在所述閃存中，電壓調制器用于給控制器32和抗衰退電路34提供穩(wěn)壓。
[0029]其中，閃存存儲器是一種非易失類存儲器，通過浮柵(FG)中的電子來實現(xiàn)信息的存儲。當通過編程操作在浮柵中存儲更多的電子時，存儲單元的閾值電壓升高；當通過擦除操作使電子離開浮柵時，存儲單元的閾值電壓相應降低。其中，控制器32使用依次提高的階梯電壓檔位控制所述閃存陣列的編程或擦除。
[0030]于是，在閃存進行編程時，則在柵極和/或漏極施加階梯電壓，在閃存進行擦除時，則在柵極和/或基底(P阱)施加階梯電壓，其中，階梯電壓分別為具有遞增的階梯電壓檔位。在編程時，施加在所述閃存陣列的柵極和/或漏極的階梯電壓檔位在3V至5V之間，在擦除時，施加在所述閃存陣列的柵極上的階梯電壓檔位在-1OV至-5V之間，施加在所述閃存陣列的基底上的階梯電壓檔位在7V至1V之間。優(yōu)選地，每個所述階梯電壓檔位的差值在0.05V至0.5V之間。如圖2所示，MAX counter為最大計數(shù)，VBmin為初始階梯電壓檔位，VBmax為最大計數(shù)階梯電壓檔位，VBlast為能夠完成寫或擦除的最低階梯電壓檔位,也就是臨界階梯電壓檔位，Vstep為階梯電壓檔位的差值?？顾ネ说拈W存包含抗衰退電路34，抗衰退電路34分別與所述控制器32和所述電壓調制器33互聯(lián)，而且用于記錄每次閃存陣列31成功進行編程或擦除的提升的臨界階梯電壓檔位或最大計數(shù)階梯電壓檔位，并且控制所述控制器32下次施加所述臨界階梯電壓檔位或最大計數(shù)階梯電壓檔位給所述閃存陣列31以進行編程或擦除。
[0031]在現(xiàn)有技術中，寫或擦除會在到達最大計數(shù)(MAX counter)時或者達到存儲單元的合適閾值時停止，而不保留上次的寫或擦除的電壓信息。本發(fā)明實施例中，抗衰退電路34將上次操作(寫或者擦除)結束時的提升的階梯電壓檔位記錄在抗衰退電路中，以此來優(yōu)化下一次的操作，具體的工作過程分以下兩種情況:
[0032]第一種、前一次記錄的電壓值為VBmax,寫或擦除到達最大計數(shù)(MAX counter)。如果出現(xiàn)這種情況，表明此存儲塊或