阻變存儲(chǔ)裝置、其操作方法以及具有其的系統(tǒng)的制作方法
【專利說(shuō)明】阻變存儲(chǔ)裝置、其操作方法以及具有其的系統(tǒng)
[0001]相關(guān)申請(qǐng)的交叉引用
[0002]本申請(qǐng)要求2013年10月16日向韓國(guó)知識(shí)產(chǎn)權(quán)局提交的申請(qǐng)?zhí)枮?0-2013-0123217的韓國(guó)專利申請(qǐng)的優(yōu)先權(quán)，其全部?jī)?nèi)容通過(guò)引用合并于此。
技術(shù)領(lǐng)域
[0003]本發(fā)明構(gòu)思的各種實(shí)施例涉及一種半導(dǎo)體集成電路，更具體而言，涉及一種阻變存儲(chǔ)裝置及其操作方法、以及具有阻變存儲(chǔ)裝置的系統(tǒng)。
【背景技術(shù)】
[0004]對(duì)于具有非易失屬性并且重復(fù)地執(zhí)行讀取/寫入操作的存儲(chǔ)器件的需求不斷增力口，因而對(duì)這種存儲(chǔ)器件進(jìn)行研究。
[0005]阻變存儲(chǔ)裝置成為研究成果之一，阻變存儲(chǔ)裝置的典型實(shí)例包括使用硫族化合物的相變隨機(jī)存取存儲(chǔ)器(PCRAM, phase-change random access memory)、使用鐵電電容器的鐵電RAM(FRAM, ferroelectric RAM)、使用磁性隧穿效應(yīng)的磁性RAM(MRAM, magneticRAM)、使用過(guò)渡金屬氧化物的阻變RAM(ReRAM，resistive RAM)以及使用鈣鈦礦的磁阻式RAM0
[0006]通常，PCRAM包括用于數(shù)據(jù)儲(chǔ)存的電阻器件和存取器件。當(dāng)存取器件通過(guò)字線來(lái)驅(qū)動(dòng)以將數(shù)據(jù)編程時(shí)，編程電流從位線施加至電阻器件，并且電阻器件的電阻狀態(tài)可以改變成結(jié)晶狀態(tài)(低電阻狀態(tài))或非晶狀態(tài)(高電阻狀態(tài))。
[0007]構(gòu)成電阻器件的相變材料的電阻會(huì)因?yàn)樵S多原因而增加，且這被稱為電阻漂移。隨著相變材料的電阻值增加，電阻漂移會(huì)加劇。
[0008]圖1是解釋多電平PCRAM的數(shù)據(jù)狀態(tài)分布變化的圖。
[0009]可以儲(chǔ)存二比特或更多個(gè)比特的存儲(chǔ)器單元被稱為多電平單元(MLC，multilevelcell)，并且PCRAM中的MLC還在非晶狀態(tài)(RESET)與結(jié)晶狀態(tài)(SET)之間具有中間狀態(tài)。
[0010]圖1說(shuō)明儲(chǔ)存四個(gè)電平Rl、R2、R3和R4的數(shù)據(jù)的MLC的數(shù)據(jù)狀態(tài)分布(即，電阻值分布)。在圖1中，分布在X軸右邊上的單元具有比左邊上的其他單元更高的電阻狀態(tài)。單元的電阻狀態(tài)可以通過(guò)多個(gè)參考電阻Refl、Ref2和Ref3來(lái)區(qū)分。
[0011]由實(shí)線表示的分布是剛好將PCRAM單元編程之后的分布曲線。電阻漂移會(huì)改變單元的電阻狀態(tài)，并且在經(jīng)過(guò)預(yù)定時(shí)短之后，分布曲線會(huì)如虛線所示來(lái)改變。
[0012]具體地，電阻漂移隨著存儲(chǔ)器單元具有高電阻狀態(tài)R2和R3而變得嚴(yán)重，并且在部分存儲(chǔ)器單元具有R2電平的電阻時(shí)，電阻電平超過(guò)參考電阻Ref3且電阻狀態(tài)漂移。因此，當(dāng)通過(guò)施加參考電阻Ref3來(lái)執(zhí)行讀取操作時(shí)，不可以從電阻值改變且電阻電平超過(guò)參考電阻Ref3的存儲(chǔ)器單元中正確地讀出數(shù)據(jù)。
[0013]圖2是解釋PCRAM中編程電阻和電阻漂移系數(shù)之間的關(guān)系的圖。
[0014]PCRAM中的電阻器件的電阻根據(jù)等式I表示的時(shí)間來(lái)改變。
[0015][等式I]
[0016]R(t) = R o (t/t0) Y
[0017]其中，t0表示在編程之后開(kāi)始初始讀取操作的時(shí)段，RO表示初始電阻值，Y表示漂移系數(shù)，以及t表示在to與讀出電阻器件的電阻值的時(shí)間點(diǎn)之間的時(shí)間間隔。即，在等式I中，初始讀取操作之后，電阻隨時(shí)間遞增。電阻增加率通過(guò)漂移系數(shù)呈指數(shù)變化。
[0018]從圖2中可以看出，當(dāng)存儲(chǔ)器單元具有低電阻狀態(tài)RO時(shí)，即使漂移系數(shù)增加，電阻值也不會(huì)顯著地改變。然而，可以看出當(dāng)存儲(chǔ)器單元具有高電阻狀態(tài)R2、R3或R4時(shí)，電阻值會(huì)劇烈地改變。
[0019]圖3和圖4是解釋電阻漂移和數(shù)據(jù)保持時(shí)間之間的關(guān)系的圖。
[0020]圖3說(shuō)明根據(jù)存儲(chǔ)器單元的編程電阻、電阻與時(shí)間之間的關(guān)系。在被編程至RO電平的存儲(chǔ)器單元中，在時(shí)間點(diǎn)Fl之后，檢測(cè)出存儲(chǔ)器單元具有超出第一參考電阻Refl的電阻狀態(tài)，由此導(dǎo)致其讀取操作發(fā)生錯(cuò)誤。在被編程至Rl電平的存儲(chǔ)器單元中，在時(shí)間點(diǎn)F2之后，檢測(cè)出存儲(chǔ)器單元具有超出第二參考電阻Ref2的電阻狀態(tài)，由此導(dǎo)致其讀取操作發(fā)生錯(cuò)誤。在被編程至R2電平的存儲(chǔ)器單元中，在時(shí)間點(diǎn)F3之后，檢測(cè)出存儲(chǔ)器單元具有超出第三參考電阻Ref3的電阻狀態(tài)，由此導(dǎo)致其讀取操作發(fā)生錯(cuò)誤。因此，在可以儲(chǔ)存所有RO至R3電平的存儲(chǔ)器單元中，在最快引起錯(cuò)誤的時(shí)間點(diǎn)F2之后，不可以保證存儲(chǔ)器件的可靠性。
[0021]圖4說(shuō)明根據(jù)存儲(chǔ)器單元的編程電阻、電流與時(shí)間之間的關(guān)系。讀取操作在時(shí)間點(diǎn)A處可能失敗，然后存儲(chǔ)器件在時(shí)間點(diǎn)A之后可能無(wú)法正確地操作。
[0022]圖5是解釋典型的PCRAM的操作方法的圖。
[0023]為了將目標(biāo)數(shù)據(jù)儲(chǔ)存在存儲(chǔ)器單元中，執(zhí)行用于初始編程和驗(yàn)證處理的寫入操作和讀取操作。通過(guò)施加第一讀取電壓Vc來(lái)執(zhí)行用于驗(yàn)證的讀取操作。
[0024]此后，即使對(duì)PCRAM僅重復(fù)地執(zhí)行讀取操作，通過(guò)施加具有與第一讀取電壓相同電平的電壓Vc來(lái)讀出儲(chǔ)存在存儲(chǔ)器單元中的數(shù)據(jù)。
[0025]然而，如上所述，PCRAM單元的電阻狀態(tài)隨時(shí)間改變，并且存儲(chǔ)器單元在高電阻狀態(tài)下編程時(shí)，電阻漂移更劇烈。因此，在通過(guò)施加第一讀取電壓Vc來(lái)讀出存儲(chǔ)器單元的數(shù)據(jù)時(shí)，將電阻分布隨數(shù)據(jù)保持時(shí)間改變的存儲(chǔ)器單元的數(shù)據(jù)讀出作為與編程值不同的值。

【發(fā)明內(nèi)容】

[0026]根據(jù)本發(fā)明的一個(gè)實(shí)施例，提供了一種阻變存儲(chǔ)裝置。阻變存儲(chǔ)裝置可以包括:存儲(chǔ)器單元陣列，其包括多個(gè)阻變存儲(chǔ)器單元；地址譯碼器，其適用于將地址信號(hào)譯碼并且存取存儲(chǔ)器單元陣列；讀取/寫入控制電路，其適用于將存儲(chǔ)器單元陣列中的數(shù)據(jù)編程，或從存儲(chǔ)器單元陣列中讀出數(shù)據(jù)；電壓發(fā)生單元，其適用于產(chǎn)生用于編程操作的編程電壓和第一讀取電壓以及用于讀取操作的第二讀取電壓，并且將電壓提供至地址譯碼器；以及控制器，其適用于控制電壓發(fā)生單元以響應(yīng)于編程命令而產(chǎn)生用于驗(yàn)證編程操作的第一讀取電壓，以及響應(yīng)于讀取命令而產(chǎn)生比第一電壓更高的第二讀取電壓。
[0027]根據(jù)本發(fā)明的另一個(gè)實(shí)施例，提供了一種處理器。處理器可以包括:控制單元，其適用于響應(yīng)于命令信號(hào)而產(chǎn)生包括編程命令和讀取命令的控制信號(hào)；運(yùn)算單元，其適用于響應(yīng)于控制信號(hào)而對(duì)數(shù)據(jù)執(zhí)行操作；以及儲(chǔ)存單元，其適用于儲(chǔ)存數(shù)據(jù)并且包括具有多個(gè)阻變存儲(chǔ)器單元的存儲(chǔ)器單元陣列；以及控制器，其適用于響應(yīng)于編程命令而將存儲(chǔ)器單元中的數(shù)據(jù)編程并且通過(guò)第一讀取電壓來(lái)驗(yàn)證存儲(chǔ)器單元的數(shù)據(jù)，以及響應(yīng)于讀取命令而通過(guò)比第一讀取電壓更高的第二讀取電壓來(lái)讀出存儲(chǔ)器單元中被編程的數(shù)據(jù)。
[0028]根據(jù)本發(fā)明的另一個(gè)實(shí)施例，提供了一種數(shù)據(jù)處理系統(tǒng)。數(shù)據(jù)處理系統(tǒng)可以包括:主控制器，其適用于將從外部裝置輸入的命令譯碼以輸出程序并讀取命令；接口，其適用于在外部裝置和主控制器之間交換命令和數(shù)據(jù)；主儲(chǔ)存裝置，其適用于儲(chǔ)存應(yīng)用程序、控制信號(hào)以及數(shù)據(jù)；以及輔助儲(chǔ)存裝置，其適用于儲(chǔ)存程序代碼或數(shù)據(jù)。主儲(chǔ)存裝置和輔助儲(chǔ)存裝置中的至少一個(gè)可以包括:存儲(chǔ)器單元陣列，其具有多個(gè)阻變存儲(chǔ)器單元；以及控制器，其適用于響應(yīng)于編程命令而將存儲(chǔ)器單元中的數(shù)據(jù)編程并通過(guò)第一讀取電壓來(lái)驗(yàn)證存儲(chǔ)器單元的數(shù)據(jù)，以及響應(yīng)于編程命令而通過(guò)比第一讀取電壓更高的第二讀取電壓來(lái)讀出存儲(chǔ)器單元中被編程的數(shù)據(jù)。
[0029]根據(jù)本發(fā)明的另一個(gè)實(shí)施例，提供了一種電子系統(tǒng)。電子系統(tǒng)包括阻變存儲(chǔ)裝置，阻變存儲(chǔ)裝置包括:存儲(chǔ)器單元陣列，其具有多個(gè)阻變存儲(chǔ)器單元；以及控制器，其適用于響應(yīng)于編程命令而將存儲(chǔ)器單元中的數(shù)據(jù)編程并通過(guò)第一讀取電壓來(lái)驗(yàn)證存儲(chǔ)器單元的數(shù)據(jù)，以及響應(yīng)于讀取命令而通過(guò)比第一讀取電壓更高的第二讀取電壓來(lái)讀出存儲(chǔ)器單元中被編程的數(shù)據(jù)；以及存儲(chǔ)器控制器，其適用于響應(yīng)于外部器件的請(qǐng)求通過(guò)產(chǎn)生編程命令和讀取命令來(lái)存取阻變存儲(chǔ)裝置。
[0030]根據(jù)本發(fā)明的另一個(gè)實(shí)施例，提供了一種阻變存儲(chǔ)裝置的操作方法。所述操作方法可以包括以下步驟:響應(yīng)于編程命令而將存儲(chǔ)器單元陣列的多個(gè)阻變存儲(chǔ)器單元中的數(shù)據(jù)編程，并且通過(guò)具有第一電平的第一電壓來(lái)驗(yàn)證存儲(chǔ)器單元的數(shù)據(jù)；以及響應(yīng)于讀取命令而通過(guò)具有比第一電平更高的第二電平的第二電壓來(lái)讀出存儲(chǔ)器單元中被編程的數(shù)據(jù)。
[0