閃存結(jié)構(gòu)及其形成方法
【專利摘要】本發(fā)明提供了閃存結(jié)構(gòu)及其形成方法。提供了半導(dǎo)體器件結(jié)構(gòu)的機(jī)制的實(shí)施例。該半導(dǎo)體器件結(jié)構(gòu)包括襯底和設(shè)置在襯底上方的字線單元。半導(dǎo)體器件進(jìn)一步包括設(shè)置在襯底上方并且緊鄰字線單元的存儲(chǔ)柵極和位于存儲(chǔ)柵極的側(cè)壁上的間隔件。間隔件和字線單元位于存儲(chǔ)柵極的相對(duì)側(cè)。此外，存儲(chǔ)柵極的頂面和存儲(chǔ)柵極的側(cè)壁之間的夾角在約75°至約90°的范圍內(nèi)。
【專利說(shuō)明】閃存結(jié)構(gòu)及其形成方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明一般地涉及半導(dǎo)體【技術(shù)領(lǐng)域】，更具體地，涉及半導(dǎo)體器件結(jié)構(gòu)及其形成方 法。

【背景技術(shù)】
[0002] 半導(dǎo)體器件用于各種電子應(yīng)用中，諸如個(gè)人計(jì)算機(jī)、手機(jī)、數(shù)碼相機(jī)和其他電子設(shè) 備。通常通過以下步驟來(lái)制造半導(dǎo)體器件：在半導(dǎo)體襯底上方順序沉積絕緣或介電層、導(dǎo)電 層和半導(dǎo)體材料層以及使用光刻圖案化各個(gè)材料層以在其上形成電路部件和元件。
[0003] 用于提升計(jì)算機(jī)性能的一個(gè)重要推動(dòng)力是更高的電路集成度。通過小型化或縮小 給定芯片上的器件尺寸來(lái)實(shí)現(xiàn)上述目的。公差在能夠使芯片上的尺寸縮小方面起著重要的 作用。
[0004] 分柵閃存單元具有諸如浮動(dòng)?xùn)艠O以及源極區(qū)和漏極區(qū)的元件。然而，控制和縮小 分柵閃存單元中的元件的尺寸仍然具有挑戰(zhàn)性。


【發(fā)明內(nèi)容】

[0005] 為了解決現(xiàn)有技術(shù)中所存在的缺陷，根據(jù)本發(fā)明的一方面，提供了一種半導(dǎo)體器 件結(jié)構(gòu)，包括：襯底；字線單元，設(shè)置在所述襯底上方；存儲(chǔ)柵極，設(shè)置在所述襯底上方并且 緊鄰所述字線單元；以及間隔件，位于所述存儲(chǔ)柵極的側(cè)壁上，其中，所述間隔件和所述字 線單元位于所述存儲(chǔ)柵極的相對(duì)側(cè)，其中，所述存儲(chǔ)柵極的頂面和所述存儲(chǔ)柵極的所述側(cè) 壁之間的夾角在約75°至約90°的范圍內(nèi)。
[0006] 在該半導(dǎo)體器件結(jié)構(gòu)中，所述字線單元包括控制柵極和形成在所述控制柵極上方 的絕緣層。
[0007] 在該半導(dǎo)體器件結(jié)構(gòu)中，所述存儲(chǔ)柵極包括多晶硅。
[0008] 在該半導(dǎo)體器件結(jié)構(gòu)中，所述字線單元具有第一高度，而所述存儲(chǔ)柵極具有第二 高度，并且所述第二高度與所述第一高度的比率在約4:5至約1:1的范圍內(nèi)。
[0009] 在該半導(dǎo)體器件結(jié)構(gòu)中，所述存儲(chǔ)柵極的形狀為矩形。
[0010] 在該半導(dǎo)體器件結(jié)構(gòu)中，所述字線單元具有第一高度，而所述間隔件具有第三平 均高度，并且所述第三平均高度與所述第一高度的比率在約3:5至約4:5的范圍內(nèi)。
[0011] 該半導(dǎo)體器件結(jié)構(gòu)進(jìn)一步包括：形成在所述存儲(chǔ)柵極的上方的接觸件。
[0012] 在該半導(dǎo)體器件結(jié)構(gòu)中，所述接觸件進(jìn)一步包括延伸到所述間隔件內(nèi)的延伸部。
[0013] 在該半導(dǎo)體器件結(jié)構(gòu)中，所述間隔件的部分位于所述襯底和所述接觸件的延伸部 之間，使得所述接觸件的延伸部不與所述襯底接觸。
[0014] 在該半導(dǎo)體器件結(jié)構(gòu)中，所述字線單元具有第一高度，而所述間隔件的介于所述 襯底和所述接觸件的延伸部之間的部分具有第四高度，并且所述第四高度與所述第一高度 的比率在約9:20至約14:20的范圍內(nèi)。
[0015] 根據(jù)本發(fā)明的另一方面，提供了一種半導(dǎo)體器件結(jié)構(gòu)，包括：襯底，具有頂面；字 線單元，形成在所述襯底的上方，其中，所述字線單元包括控制柵極和形成在所述控制柵極 上方的絕緣層；存儲(chǔ)柵極，緊鄰所述字線單元，所述存儲(chǔ)柵極具有頂面；以及間隔件，位于 所述存儲(chǔ)柵極的側(cè)壁上，其中，所述存儲(chǔ)柵極的頂面平行于所述襯底的頂面。
[0016] 在該半導(dǎo)體器件結(jié)構(gòu)中，所述字線單元具有第一高度，而所述存儲(chǔ)柵極具有第二 高度，并且所述第二高度與所述第一高度的比率在約4:5至約1:1的范圍內(nèi)。
[0017] 該半導(dǎo)體器件結(jié)構(gòu)進(jìn)一步包括：形成在所述存儲(chǔ)柵極和所述間隔件的上方的接觸 件。
[0018] 在該半導(dǎo)體器件結(jié)構(gòu)中，所述襯底和所述接觸件之間的最短距離在約350A至約 1000人的范圍內(nèi)。
[0019] 根據(jù)本發(fā)明的又一方面，提供了一種用于形成半導(dǎo)體器件結(jié)構(gòu)的方法，包括：提供 襯底；在所述襯底上方形成字線單元，所述字線單元具有頂面；在所述字線單元上方形成 多晶硅層；在所述多晶硅層上方形成覆蓋層；對(duì)所述覆蓋層和所述多晶硅層實(shí)施化學(xué)機(jī)械 拋光（CMP)工藝以露出所述多晶硅層的頂面，其中，所述多晶硅層的頂面與所述字線單元 的頂面基本平齊；在所述多晶硅層的頂面上形成氧化物層；去除所述覆蓋層；以及去除所 述多晶硅層的未被所述氧化物層覆蓋的部分以形成第一多晶硅間隔件和第二多晶硅間隔 件。
[0020] 在該用于形成半導(dǎo)體器件結(jié)構(gòu)的方法中，在所述多晶硅層的頂面上形成所述氧化 物層包括：對(duì)所述多晶硅層的頂面實(shí)施熱氧化工藝以形成所述氧化物層。
[0021] 該用于形成半導(dǎo)體器件結(jié)構(gòu)的方法進(jìn)一步包括：形成抗蝕層以覆蓋所述第一多晶 硅間隔件；去除所述第二多晶硅間隔件；以及去除所述抗蝕層，其中，所述第一多晶硅間隔 件是存儲(chǔ)柵極。
[0022] 該用于形成半導(dǎo)體器件結(jié)構(gòu)的方法進(jìn)一步包括：形成與所述存儲(chǔ)柵極自對(duì)準(zhǔn)的間 隔件。
[0023] 該用于形成半導(dǎo)體器件結(jié)構(gòu)的方法進(jìn)一步包括：在所述襯底上方沉積層間介電 層，其中，所述層間介電層覆蓋所述間隔件、所述存儲(chǔ)柵極和所述字線單元。
[0024] 該用于形成半導(dǎo)體器件結(jié)構(gòu)的方法進(jìn)一步包括：形成穿過所述層間介電層的接觸 件，其中，所述接觸件的部分延伸到所述間隔件內(nèi)。

【專利附圖】

【附圖說(shuō)明】
[0025] 為了更完全地理解本發(fā)明及其優(yōu)勢(shì)，現(xiàn)在將結(jié)合附圖所進(jìn)行的以下描述作為參 考，其中：
[0026] 圖1示出了表示根據(jù)一些實(shí)施例的閃存結(jié)構(gòu)的俯視圖。
[0027] 圖2A至圖2J示出了表示根據(jù)一些實(shí)施例形成沿著圖1中的A-A'截取的閃存結(jié) 構(gòu)的各個(gè)階段的截面圖。
[0028] 圖3A至圖3N示出了表示根據(jù)一些實(shí)施例形成沿著圖1中的A-A'截取的另一個(gè) 閃存結(jié)構(gòu)的各個(gè)階段的截面圖。
[0029] 圖4示出了表示根據(jù)一些實(shí)施例沿著圖1中的B-B'截取的閃存結(jié)構(gòu)的截面圖。

【具體實(shí)施方式】
[0030] 下面詳細(xì)地討論了本發(fā)明的各個(gè)實(shí)施例的制造和使用。然而，應(yīng)該理解，實(shí)施例可 以在各種具體環(huán)境中實(shí)現(xiàn)。所討論的具體實(shí)施例僅是說(shuō)明性的，而不限制本發(fā)明的范圍。
[0031] 應(yīng)該理解，以下公開內(nèi)容提供了許多用于實(shí)現(xiàn)本發(fā)明的不同特征的不同實(shí)施例或 實(shí)例。下面描述了部件和布置的特定實(shí)例以簡(jiǎn)化本發(fā)明。當(dāng)然，這些僅僅是實(shí)例，而不旨在 限制本發(fā)明。此外，在以下描述中，在第二工藝之前實(shí)施第一工藝可以包括在第一工藝之后 立即實(shí)施第二工藝的實(shí)施例，并且也可以包括在第一工藝和第二工藝之間可以實(shí)施額外的 工藝的實(shí)施例。為了簡(jiǎn)化和清楚的目的，可以按照不同比例任意繪制各種部件。此外，在以 下描述中，在第二部件上方或者上形成第一部件可以包括以直接接觸的方式形成第一部件 和第二部件的實(shí)施例，并且也可以包括在第一部件和第二部件之間可以形成額外的部件， 使得第一部件和第二部件可以不直接接觸的實(shí)施例。
[0032] 描述了實(shí)施例的一些變化。貫穿各個(gè)視圖和說(shuō)明性實(shí)施例，相同的參考符號(hào)用于 表示相同的元件。
[0033] 根據(jù)本發(fā)明的一些實(shí)施例，提供了用于形成半導(dǎo)體器件結(jié)構(gòu)的機(jī)制。圖1示出了 表示根據(jù)一些實(shí)施例的閃存結(jié)構(gòu)的俯視圖。如圖1所示，淺溝槽隔離（STI) 106形成在襯底 101中。在一些實(shí)施例中，STI106由諸如二氧化硅的絕緣材料制成。通過在襯底101中蝕 刻溝槽，然后通過化學(xué)汽相沉積（CVD)將絕緣材料填充在溝槽內(nèi)可形成STI106。
[0034] 根據(jù)一些實(shí)施例，在形成STI106之后，在襯底101上方形成橫跨STI106的字線單 元102。此外，在襯底101上方緊鄰字線單元102形成存儲(chǔ)柵極104。在以下描述中對(duì)圖1 中的閃存結(jié)構(gòu)的具體細(xì)節(jié)進(jìn)行進(jìn)一步描述。
[0035] 圖2A至圖2J示出了表示根據(jù)一些實(shí)施例形成沿著圖1中的A-A'截取的閃存結(jié) 構(gòu)的各個(gè)階段的截面圖。參照?qǐng)D2A，根據(jù)一些實(shí)施例，在襯底101上方形成橫跨STI106的 字線單元102。根據(jù)一些實(shí)施例，字線單元102包括控制柵極和絕緣層112,并且控制柵極 包括第一多晶硅層110和柵極介電層108。在一些實(shí)施例中，絕緣層112由SiN、SiON或其 他適用的介電材料制成。在一些實(shí)施例中，柵極介電層108由氧化硅或其他適用的介電材 料制成。應(yīng)該注意，雖然圖2A中示出的絕緣層112是單層，但是絕緣層112也可以包括多 層。
[0036] 通過以下步驟可形成字線單元102 :在襯底101上方沉積第一多晶硅層110,在多 晶硅層110上方沉積絕緣層112,以及圖案化第一多晶硅層110和絕緣層112。在一些實(shí)施 例中，通過CVD形成第一多晶硅層110和絕緣層112。在一些實(shí)施例中，通過熔爐形成第一 多晶硅層110和絕緣層112。在一些實(shí)施例中，通過以下步驟來(lái)圖案化第一多晶硅層110和 絕緣層112 :在絕緣層112上方形成光刻膠層，圖案化光刻膠層，以及蝕刻絕緣層112和多 晶硅層110。在一些實(shí)施例中，通過各向異性干蝕刻工藝來(lái)圖案化絕緣層112和第一多晶硅 層 110。
[0037] 在一些實(shí)施例中，控制柵極具有厚度T1，并且絕緣層112具有厚度1~2。此外，字線 單元102具有高度H1，高度H1是T1和T2的總和。
[0038] 如圖2A所示，根據(jù)一些實(shí)施例，在形成字線單元102之后，在襯底101上方共形地 形成介電層114以覆蓋字線單元102。在一些實(shí)施例中，介電層114是氧化物-氮化物-氧 化物（ONO)膜。在一些實(shí)施例中，通過CVD形成介電層114。
[0039] 如圖2A所示，根據(jù)一些實(shí)施例，在形成介電層114之后，在介電層114上方共形地 形成第二多晶硅層116。在一些實(shí)施例中，通過CVD形成第二多晶硅層116。在一些實(shí)施例 中，通過熔爐形成第二多晶硅層116。
[0040] 應(yīng)該注意，由于STI形成期間的各向同性濕蝕刻工藝，在STI106的頂面處形成缺 角（divot) 108。當(dāng)在襯底101上方形成介電層114和第二多晶硅層116時(shí)，介電層114的 介電材料和多晶硅層116的多晶硅也填充缺角108。
[0041] 接下來(lái)，如圖2B所示，根據(jù)一些實(shí)施例，實(shí)施蝕刻工藝以去除第二多晶硅層116的 一些部分并且形成多晶硅間隔件。在一些實(shí)施例中，通過各向異性干蝕刻工藝蝕刻第二多 晶硅層116。包括第一多晶硅間隔件117aa和第二多晶硅間隔件117ba的多晶硅間隔件沿 著字線單元102的側(cè)壁形成并且具有傾斜的（或有坡度的）頂面。此外，在一些實(shí)施例中， 為了去除缺角108內(nèi)的多晶硅，過蝕刻多晶硅層116。然而，當(dāng)過蝕刻多晶硅層116時(shí)，第一 多晶硅間隔件117aa和第二多晶硅間隔件117ba具有較低的平均高度。
[0042] 接下來(lái)，如圖2C所示，根據(jù)一些實(shí)施例，形成抗蝕層118以覆蓋第一多晶硅間隔件 117aa。在一些實(shí)施例中，通過形成光刻膠層、然后圖案化光刻膠層來(lái)形成抗蝕層118。如圖 2C所示，根據(jù)一些實(shí)施例，抗蝕層118也覆蓋字線單元102的部分。
[0043] 如圖2D所示，根據(jù)一些實(shí)施例，在形成抗蝕層118之后，去除第二多晶硅間隔件 117ba。在一些實(shí)施例中，第二多晶硅間隔件117ba未被抗蝕層118覆蓋并且被各向同性干 蝕刻工藝去除。
[0044] 然后，如圖2E所示，根據(jù)一些實(shí)施例，實(shí)施蝕刻工藝以去除介電層114的露出部 分。在一些實(shí)施例中，蝕刻工藝是濕蝕刻工藝。第一多晶硅間隔件117aa可以被視為緊鄰 字線單元102的存儲(chǔ)柵極104a并且通過介電層114與字線單元102間隔開。
[0045] 在形成存儲(chǔ)柵極104a之后，在襯底101中可以形成源極延伸區(qū)和漏極延伸區(qū)（未 示出），然后沿著字線單元102和存儲(chǔ)柵極104a的側(cè)壁形成間隔件。更具體地，如圖2F所 示，根據(jù)一些實(shí)施例，在襯底101上方共形地形成絕緣膜120以覆蓋字線單元102和存儲(chǔ)柵 極104a。在一些實(shí)施例中，絕緣膜120由氮化硅、二氧化硅、氧化硅或其他適用的絕緣材料 制成。在一些實(shí)施例中，通過CVD形成絕緣膜120。應(yīng)該注意，雖然圖2F中示出的絕緣膜 120僅包括單層，但是在一些其他實(shí)施例中，絕緣膜120也包括多層。
[0046] 接下來(lái)，如圖2G所示，根據(jù)一些實(shí)施例，蝕刻絕緣膜120以形成間隔件122aa、 122ba和122ca。在一些實(shí)施例中，通過各向異性干蝕刻工藝蝕刻絕緣膜120。間隔件122aa 形成在存儲(chǔ)柵極104a的一個(gè)側(cè)壁處，并且間隔件122ba和122ca形成在字線單元102的兩 個(gè)側(cè)壁上。由于存儲(chǔ)柵極l〇4a具有傾斜的頂面，所以去除形成在其上的絕緣膜120需要蝕 亥權(quán)長(zhǎng)時(shí)間。因此，減小了間隔件（尤其是間隔件122aa)的平均高度。在形成間隔件之后， 在襯底101中可以形成源極區(qū)和漏極區(qū)（未示出）。
[0047] 接下來(lái)，如圖2H所示，根據(jù)一些實(shí)施例，在存儲(chǔ)柵極104a上方形成硅化物層124。 在一些實(shí)施例中，硅化物層124由硅化鎳、硅化鈷或硅化鈦制成。在一些實(shí)施例中，通過抗 氧化保護(hù)（resistprotectiveoxide,RP0)工藝在存儲(chǔ)柵極104a上形成娃化物層124。
[0048] 然后，如圖2H所示，根據(jù)一些實(shí)施例，在襯底101上方共形地形成接觸蝕刻停止層 126以覆蓋字線單元102和存儲(chǔ)柵極104a。在一些實(shí)施例中，接觸蝕刻停止層126由諸如 SiN或SiON的介電材料制成。在一些實(shí)施例中，通過CVD形成接觸蝕刻停止層126。根據(jù) 一些實(shí)施例，在形成接觸蝕刻停止層126之后，在襯底101上方的接觸蝕刻停止層126上形 成層間介電層128。在一些實(shí)施例中，層間介電層128是極低介電常數(shù)（ELK)層間介電層。 在一些實(shí)施例中，層間介電層128由摻氟二氧化硅、摻碳二氧化硅或其他適用的介電材料 制成。可以通過CVD形成層間介電層128。
[0049] 如圖21所示，根據(jù)一些實(shí)施例，在形成層間介電層128之后，在存儲(chǔ)柵極104a上 方形成穿過層間介電層128的開口130。在一些實(shí)施例中，通過蝕刻工藝形成開口130。為 了完全去除存儲(chǔ)柵極l〇4a上方（例如，位于硅化物層124上方）的接觸蝕刻停止層126,也 蝕刻間隔件122aa的部分。因此，開口130進(jìn)一步延伸到間隔件122aa內(nèi)。此外，根據(jù)一些 實(shí)施例，也蝕刻介電層114的部分和間隔件122ba。
[0050] 接下來(lái)，如圖2J所示，根據(jù)一些實(shí)施例，在開口 130中形成接觸件132。在一些實(shí) 施例中，通過用諸如W、Cu、Ta、Ti、TaN或TiN的導(dǎo)電材料填充開口 130來(lái)形成接觸件132。 接觸件132也可以包括開口 130的側(cè)壁上的勢(shì)壘層（未示出），并且勢(shì)壘層可以由TaN、TiN 或CoW制成。如圖2J所示，接觸件132具有延伸到間隔件122aa內(nèi)的延伸部133。
[0051] 如先前所述，存儲(chǔ)柵極104a緊鄰字線單元102,并且在不使用任何掩模結(jié)構(gòu)的情 況下通過蝕刻多晶硅層116形成存儲(chǔ)柵極104a。然而，為了去除缺角108內(nèi)的所有多晶硅 (例如，多晶硅層116的部分），過蝕刻多晶硅層116。因此，存儲(chǔ)柵極104a具有相對(duì)較低的 平均高度。此外，由于傾斜的頂面，在存儲(chǔ)柵極l〇4a的側(cè)壁處所形成的間隔件122aa的平 均高度甚至低于存儲(chǔ)柵極l〇4a的平均高度。因此，當(dāng)接觸件132具有延伸到間隔件122aa 內(nèi)的延伸部133時(shí)，襯底101(或如圖2J所示的STI106)和接觸件132的延伸部133之間 的距離相對(duì)較短。然而，由于接觸件132和襯底101之間的距離短，所以在操作期間，當(dāng)閃 存結(jié)構(gòu)的工作電壓高時(shí)，會(huì)發(fā)生泄漏。在一些情況下，接觸件132的延伸部133甚至可能與 襯底101 (或STI106)直接接觸，從而導(dǎo)致嚴(yán)重的泄漏問題。
[0052] 圖3A至圖3N示出了表示根據(jù)一些實(shí)施例形成沿著圖1中的A-A'截取的另一個(gè) 閃存結(jié)構(gòu)的各個(gè)階段的截面圖。除了形成覆蓋層302之外，圖3A中的結(jié)構(gòu)與圖2A中的結(jié) 構(gòu)類似或相同。
[0053] 更具體地，如圖3A所示，根據(jù)一些實(shí)施例，在襯底101上方形成橫跨STI106的字 線單元102,并且字線單元102包括控制柵極和絕緣層112。在一些實(shí)施例中，控制柵極的 厚度T1在約500A至約1000A的范圍內(nèi)，并且絕緣層112的厚度T2在約250A至約600A 的范圍內(nèi)。在一些實(shí)施例中，字線單元102的高度H1 (高度H1是厚度T1和厚度T2的總和） 在約750A至約1600A的范圍內(nèi)。
[0054] 如圖3A所示，根據(jù)一些實(shí)施例，在襯底101上方共形地形成介電層114和第二多 晶硅層116以覆蓋字線單元102。在一些實(shí)施例中，第二多晶硅層116的厚度在約200A至 約600A的范圍內(nèi)。根據(jù)一些實(shí)施例，在形成介電層114和第二多晶硅層116之后，在第二 多晶硅層116上方共形地形成覆蓋層302。在一些實(shí)施例中，覆蓋層302由SiN或SiON制 成。通過CVD可以形成覆蓋層302。在一些實(shí)施例中，通過熔爐形成覆蓋層302。在一些實(shí) 施例中，覆蓋層302的厚度在約200A至約500A的范圍內(nèi)。
[0055] 如圖3B所示，根據(jù)一些實(shí)施例，在形成覆蓋層302之后，實(shí)施化學(xué)機(jī)械拋光（CMP) 工藝303。實(shí)施CMP工藝303以去除部分覆蓋層302的和第二多晶硅層116的部分，直到露 出介電層114并且第二多晶硅層116的頂面與字線單元102的頂面基本平齊。
[0056] 如圖3C所示，根據(jù)一些實(shí)施例，在研磨第二多晶硅層116之后，在第二多晶硅層 116的未被覆蓋層302覆蓋的露出表面上形成氧化物層304。在一些實(shí)施例中，氧化物層 304由氧化硅制成。在一些實(shí)施例中，通過熱氧化工藝形成氧化物層304,并且氧化第二多 晶硅層116的露出表面。因此，氧化物層304與第二多晶硅層116的露出表面自對(duì)準(zhǔn)，并且 不需要復(fù)雜的圖案化技術(shù)。因此，即使當(dāng)?shù)诙嗑Ч鑼?16的露出表面由于結(jié)構(gòu)的按比例 縮小而較小時(shí)，氧化物層304也可以與第二多晶硅層116的露出表面精確地對(duì)準(zhǔn)。
[0057] 接下來(lái)，如圖3D所示，根據(jù)一些實(shí)施例，去除覆蓋層302的剩余部分。在一些實(shí)施 例中，通過濕蝕刻工藝去除覆蓋層302的剩余部分。用于去除覆蓋層302的蝕刻工藝對(duì)于 覆蓋層302和氧化物層304的材料應(yīng)該具有高選擇性。例如，當(dāng)覆蓋層302由SiN制成時(shí)， 用于去除覆蓋層302的蝕刻工藝對(duì)于氮化物和氧化物應(yīng)該具有高選擇性。因此，僅去除覆 蓋層302,而氧化物層304未被蝕刻工藝去除。
[0058] 如圖3E所示，根據(jù)一些實(shí)施例，在去除覆蓋層302之后，去除第二多晶硅層116的 未被氧化物層304覆蓋的部分。氧化物層304在蝕刻工藝期間用作掩模，以形成第一多晶 硅間隔件117ab和第二多晶硅間隔件117bb。緊鄰字線單元102形成包括第一多晶硅間隔 件117ab和第二多晶硅間隔件117bb的多晶硅間隔件。此外，如圖3E所示，第一多晶硅間 隔件117ab和第二多晶硅間隔件117bb與字線單元102具有基本相同的高度。
[0059] 接下來(lái)，如圖3F所示，根據(jù)一些實(shí)施例，形成抗蝕層118以覆蓋第一多晶硅間隔件 117ab。根據(jù)一些實(shí)施例，抗蝕層118也覆蓋字線單元102的部分。
[0060] 如圖3G所示，根據(jù)一些實(shí)施例，在形成抗蝕層118之后，去除未被抗蝕層118覆蓋 的第二多晶硅間隔件117bb。在一些實(shí)施例中，通過各向同性干蝕刻工藝去除第二多晶硅間 隔件117bb。然后，去除抗蝕層118。
[0061] 接下來(lái)，如圖3H所示，根據(jù)一些實(shí)施例，實(shí)施蝕刻工藝以去除介電層114的露出部 分和氧化物層304。在一些實(shí)施例中，蝕刻工藝是濕蝕刻工藝。第一多晶硅間隔件117ab可 以被視為緊鄰字線單元102的存儲(chǔ)柵極104b，并且通過介電層114與字線單元102間隔開。
[0062] 如先前所述，通過以下步驟形成存儲(chǔ)柵極104b:對(duì)第二多晶硅層116實(shí)施CMP工 藝303,形成氧化物層304,然后實(shí)施蝕刻工藝。根據(jù)一些實(shí)施例，由于通過CMP工藝303研 磨第二多晶硅層116,所以存儲(chǔ)柵極104b的頂面和側(cè)壁之間的夾角Θ在約75°至約90° 的范圍內(nèi)。在一些實(shí)施例中，存儲(chǔ)柵極104b的形狀為矩形。在一些實(shí)施例中，存儲(chǔ)柵極104b 的頂面平行于襯底101 (或如圖3H所示的STI106)的頂面。
[0063] 此外，在多晶硅間隔件117ab和117bb的形成期間，氧化物層304用作掩模。因 此，可以精確地控制第一多晶硅間隔件117ab(然后其形成存儲(chǔ)柵極104b)的尺寸（與在不 使用任何掩模結(jié)構(gòu)的情況下通過蝕刻形成的第一多晶硅間隔件117aa相比）。此外，雖然 實(shí)施蝕刻工藝需要很長(zhǎng)時(shí)間以確保去除缺角108內(nèi)的所有多晶硅，但是第一多晶硅間隔件 117ab(存儲(chǔ)柵極104b)仍然可以保持其高度（或平均高度）H2。如圖3H所示，將高度H2限 定為第一多晶硅間隔件117ab(存儲(chǔ)柵極104b)的頂面和襯底101的頂面之間的距離。在 一些實(shí)施例中，存儲(chǔ)柵極104b的高度H2在約650A至約丨500A的范圍內(nèi)。在一些實(shí)施例 中，存儲(chǔ)柵極l〇4b的高度H2與字線單元102的高度H1的比率在約4:5至約1:1的范圍內(nèi)。
[0064] 然后，沿著字線單元102和存儲(chǔ)柵極104a的側(cè)壁形成間隔件。如圖31所示，根據(jù) 一些實(shí)施例，類似于先前描述的工藝，在襯底101上方共形地形成絕緣膜120以覆蓋字線單 元102和存儲(chǔ)柵極104a。應(yīng)該注意，雖然圖31中示出的絕緣膜120僅包括單層，但是在一 些其他實(shí)施例中，絕緣膜120可以進(jìn)一步包括多層。
[0065]然后，如圖3J所示，根據(jù)一些實(shí)施例，蝕刻絕緣膜120以形成間隔件122ab和 122cb。間隔件122ab形成在存儲(chǔ)柵極104b的側(cè)壁上，而間隔件122cb形成在字線單元102 的與存儲(chǔ)柵極l〇4b相對(duì)的側(cè)壁上。由于存儲(chǔ)柵極104b具有基本平齊的頂面，所以更容易去 除在其上形成的絕緣膜120。因此，間隔件122ab和122cb的尺寸相對(duì)較大。例如，間隔件 122ab和122cb具有相對(duì)較大的平均高度。此外，如圖3J所示，由于存儲(chǔ)柵極104b和字線 單元102具有類似的高度，所以間隔件122ab和122cb也具有類似的平均高度。在一些實(shí) 施例中，間隔件122ab的平均高度H3在約400A至約丨250A的范圍內(nèi)。在一些實(shí)施例中， 間隔件122ab的平均高度H3與字線單元102的高度H1的比率在約3:5至約4:5的范圍內(nèi)。
[0066] 如先前所述，在形成間隔件122ab和122cb之前和之后，可以在襯底101中形成源 極延伸區(qū)、漏極延伸區(qū)以及源極區(qū)和漏極區(qū)（未示出）。此外，由于間隔件122ab和122cb具有大尺寸，源極區(qū)和漏極區(qū)與柵極結(jié)構(gòu)（例如，控制柵極110和存儲(chǔ)柵極104b)之間的距 離也增大。
[0067] 接下來(lái)，如圖3K所示，根據(jù)一些實(shí)施例，在存儲(chǔ)柵極104b上方形成硅化物層124。 然后，如圖3L所示，根據(jù)一些實(shí)施例，在襯底101上方共形地形成接觸蝕刻停止層126和層 間介電層128以覆蓋字線單元102和存儲(chǔ)柵極104b。
[0068]如圖3M所示，根據(jù)一些實(shí)施例，在形成層間介電層128之后，形成穿過層間介電層 128的開口 130。為了完全地去除存儲(chǔ)柵極104b上方（例如，硅化物層124上）的接觸蝕 刻停止層126,開口 130進(jìn)一步延伸到間隔件122ab內(nèi)。
[0069] 接下來(lái)，如圖3N所示，根據(jù)一些實(shí)施例，在開口 130中形成接觸件132。接觸件132 具有延伸到間隔件122ab內(nèi)的延伸部133。
[0070] 如上所述，由于存儲(chǔ)柵極104b具有相對(duì)較大的高度H2 (例如，與存儲(chǔ)柵極104a的 平均高度相比），所以在存儲(chǔ)柵極l〇4b的側(cè)壁處所形成的間隔件122ab也具有相對(duì)較大 的平均高度H3(例如，與間隔件122aa的平均高度相比）。因此，當(dāng)接觸件132具有延伸到 間隔件122ab內(nèi)的延伸部133時(shí)，接觸件132的延伸部133與襯底101 (或如圖3N所示的 STI106)之間的距離相對(duì)較大。如圖3N所示，間隔件122ab的部分位于襯底101(或如圖 3N所示的STI106)和接觸件132的延伸部133之間，使得接觸件132的延伸部133不會(huì)太 靠近襯底101。因此，降低了泄漏的風(fēng)險(xiǎn)。
[0071] 如圖3N所示，間隔件122ab介于襯底101和接觸件132的延伸部133之間的部 分具有高度H4，高度H4是接觸件132和襯底101之間的最短距離（例如，襯底101與接觸 件132的延伸部133的最低部分之間的距離）。在一些實(shí)施例中，高度H4在約350A至約 1000A的范圍內(nèi)。在一些實(shí)施例中，高度H4與字線單元102的高度H1的比率在約9:20至 約14:20的范圍內(nèi)。
[0072] 圖4示出了表示根據(jù)一些實(shí)施例沿著圖1中的B-B'截取的閃存結(jié)構(gòu)的的截面圖。 圖4中的閃存結(jié)構(gòu)與圖3A至圖3N中的閃存結(jié)構(gòu)類似或相同。然而，圖4示出了表示閃存 結(jié)構(gòu)的截面圖，其中，字線單元102和存儲(chǔ)柵極104b形成在襯底101上。此外，圖4中也示 出了源極和漏極延伸區(qū)402以及源極和漏極區(qū)404。諸如字線單元102、存儲(chǔ)柵極104b以 及間隔件122ab和122bb的其他元件與圖3A至圖3N中的元件類似或相同，因此此處不再 重復(fù)這些元件的具體細(xì)節(jié)。
[0073]如上所述，存儲(chǔ)柵極104b的形成包括實(shí)施CMP工藝303,形成氧化物層304,然后 實(shí)施蝕刻工藝。這些工藝使形成的存儲(chǔ)柵極104b具有可控的尺寸。例如，存儲(chǔ)柵極104b具 有相對(duì)較大的高度H2 (例如，與存儲(chǔ)柵極104a的平均高度相比）。此外，由于存儲(chǔ)柵極104b 的高度H2相對(duì)較大，所以間隔件122ab的平均高度H3也相對(duì)較大（例如，與間隔件122aa 的平均高度相比）。因此，接觸件132(特別地，接觸件132的延伸部133)離襯底101足夠 遠(yuǎn)，使得降低泄漏的風(fēng)險(xiǎn)。此外，在形成工藝期間，諸如氧化物層304以及間隔件122ab和 122cb的元件與它們的目標(biāo)位置自對(duì)準(zhǔn)，因此可以根據(jù)需要按比例縮小結(jié)構(gòu)的尺寸。此外， 不需要額外的對(duì)準(zhǔn)操作，并且減少了形成閃存結(jié)構(gòu)的制造工藝和成本。
[0074]提供了用于閃存結(jié)構(gòu)的機(jī)制的實(shí)施例。該閃存結(jié)構(gòu)包括字線單元、緊鄰字線單元 的存儲(chǔ)柵極，以及與形成在襯底上方的存儲(chǔ)柵極對(duì)準(zhǔn)的間隔件。精確地控制存儲(chǔ)柵極的尺 寸。此外，存儲(chǔ)柵極和間隔件的高度相對(duì)較大。具有相對(duì)較大平均高度的間隔件防止接觸 件與襯底101太靠近或甚至直接接觸。因此，避免了泄漏。
[0075] 在一些實(shí)施例中，提供了一種半導(dǎo)體器件結(jié)構(gòu)。該半導(dǎo)體器件結(jié)構(gòu)包括襯底和設(shè) 置在襯底上方的字線單元。半導(dǎo)體器件進(jìn)一步包括設(shè)置在襯底上方并且緊鄰字線單元的存 儲(chǔ)柵極和位于存儲(chǔ)柵極的側(cè)壁上的間隔件。間隔件和字線單元位于存儲(chǔ)柵極的相對(duì)側(cè)。此 夕卜，存儲(chǔ)柵極的頂面和存儲(chǔ)柵極的側(cè)壁之間的夾角在約75°至約90°的范圍內(nèi)。
[0076] 在一些實(shí)施例中，提供了一種半導(dǎo)體器件結(jié)構(gòu)。該半導(dǎo)體器件結(jié)構(gòu)包括具有頂面 的襯底和形成在襯底上方的字線單元。字線單元包括控制柵極和形成在控制柵極上方的絕 緣層。該半導(dǎo)體器件結(jié)構(gòu)進(jìn)一步包括緊鄰字線單元的存儲(chǔ)柵極，并且存儲(chǔ)柵極具有頂面。該 半導(dǎo)體器件結(jié)構(gòu)進(jìn)一步包括位于存儲(chǔ)柵極的側(cè)壁上的間隔件。此外，存儲(chǔ)柵極的頂面平行 于襯底的頂面。
[0077] 在一些實(shí)施例中，提供了一種用于形成半導(dǎo)體器件結(jié)構(gòu)的方法。用于形成半導(dǎo)體 器件結(jié)構(gòu)的方法包括提供襯底和在襯底上方形成字線單元。字線單元具有頂面。該方法進(jìn) 一步包括在字線單元上方形成多晶硅層和在多晶硅層上方形成覆蓋層。該方法進(jìn)一步包括 對(duì)覆蓋層和多晶硅層實(shí)施化學(xué)機(jī)械拋光（CMP)工藝以露出多晶硅層的頂面。多晶硅層的頂 面與字線單元的頂面基本平齊。該方法也包括在多晶硅層的頂面上形成氧化物層以及去除 覆蓋層。該方法進(jìn)一步包括去除多晶硅層的未被氧化物層覆蓋的部分以形成第一多晶硅間 隔件和第二多晶硅間隔件。
[0078] 盡管已經(jīng)詳細(xì)地描述了本發(fā)明的實(shí)施例及其優(yōu)勢(shì)，但是應(yīng)該理解，在不背離由所 附權(quán)利要求限定的本發(fā)明的精神和范圍的情況下，在此可以做出各種改變、替代和變化。例 如，本領(lǐng)域普通技術(shù)人員將容易理解，在此描述的許多部件、功能、工藝和材料可以改變，同 時(shí)保持在本發(fā)明的范圍內(nèi)。此外，本申請(qǐng)的范圍不旨在限于說(shuō)明書中描述的工藝、機(jī)器、制 造、物質(zhì)組分、裝置、方法和步驟的特定實(shí)施例。作為本領(lǐng)域的技術(shù)人員容易理解，通過本發(fā) 明，現(xiàn)有的或今后開發(fā)的用于實(shí)施與在此所描述的相應(yīng)實(shí)施例基本相同的功能或者實(shí)現(xiàn)基 本相同的工藝、機(jī)器、制造、物質(zhì)組分、裝置、方法或步驟可以被使用。因此，所附權(quán)利要求旨 在包括這些工藝、機(jī)器、制造、物質(zhì)組分、裝置、方法或步驟的范圍內(nèi)。
【權(quán)利要求】
1. 一種半導(dǎo)體器件結(jié)構(gòu)，包括： 襯底； 字線單元，設(shè)置在所述襯底上方； 存儲(chǔ)柵極，設(shè)置在所述襯底上方并且緊鄰所述字線單元；以及 間隔件，位于所述存儲(chǔ)柵極的側(cè)壁上，其中，所述間隔件和所述字線單元位于所述存儲(chǔ) 柵極的相對(duì)側(cè)， 其中，所述存儲(chǔ)柵極的頂面和所述存儲(chǔ)柵極的所述側(cè)壁之間的夾角在約75°至約 90°的范圍內(nèi)。
2. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件結(jié)構(gòu)，其中，所述字線單元包括控制柵極和形成 在所述控制柵極上方的絕緣層。
3. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件結(jié)構(gòu)，其中，所述存儲(chǔ)柵極包括多晶硅。
4. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件結(jié)構(gòu)，其中，所述字線單元具有第一高度，而所述 存儲(chǔ)柵極具有第二高度，并且所述第二高度與所述第一高度的比率在約4:5至約1:1的范 圍內(nèi)。
5. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件結(jié)構(gòu)，其中，所述存儲(chǔ)柵極的形狀為矩形。
6. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件結(jié)構(gòu)，其中，所述字線單元具有第一高度，而所 述間隔件具有第三平均高度，并且所述第三平均高度與所述第一高度的比率在約3:5至約 4:5的范圍內(nèi)。
7. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件結(jié)構(gòu)，進(jìn)一步包括： 形成在所述存儲(chǔ)柵極的上方的接觸件。
8. 根據(jù)權(quán)利要求7所述的半導(dǎo)體器件結(jié)構(gòu)，其中，所述接觸件進(jìn)一步包括延伸到所述 間隔件內(nèi)的延伸部。
9. 一種半導(dǎo)體器件結(jié)構(gòu)，包括： 襯底，具有頂面； 字線單元，形成在所述襯底的上方，其中，所述字線單元包括控制柵極和形成在所述控 制柵極上方的絕緣層； 存儲(chǔ)柵極，緊鄰所述字線單元，所述存儲(chǔ)柵極具有頂面；以及 間隔件，位于所述存儲(chǔ)柵極的側(cè)壁上， 其中，所述存儲(chǔ)柵極的頂面平行于所述襯底的頂面。
10. -種用于形成半導(dǎo)體器件結(jié)構(gòu)的方法，包括： 提供襯底； 在所述襯底上方形成字線單元，所述字線單元具有頂面； 在所述字線單元上方形成多晶硅層； 在所述多晶硅層上方形成覆蓋層； 對(duì)所述覆蓋層和所述多晶硅層實(shí)施化學(xué)機(jī)械拋光（CMP)工藝以露出所述多晶硅層的 頂面，其中，所述多晶硅層的頂面與所述字線單元的頂面基本平齊； 在所述多晶硅層的頂面上形成氧化物層； 去除所述覆蓋層；以及 去除所述多晶硅層的未被所述氧化物層覆蓋的部分以形成第一多晶硅間隔件和第二 多晶娃間隔件。
【文檔編號(hào)】H01L27/115GK104425507SQ201410283687
【公開日】2015年3月18日 申請(qǐng)日期:2014年6月23日 優(yōu)先權(quán)日:2013年8月29日
【發(fā)明者】宋福庭, 閔仲?gòu)?qiáng), 黃韋翰, 劉世昌, 蔡嘉雄 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司