本發(fā)明涉及半導體集成電路制造領域，且特別涉及一種多晶硅側墻沉積針孔缺陷的檢測方法。

背景技術：

隨著集成電路工藝的發(fā)展，半導體工藝器件的尺寸不斷微縮以及性能的提升，越來越需要應用原子層沉積工藝，原子層沉積分為擴散沉積與化學氣相沉積等，而化學氣相沉積過程中容易發(fā)生針孔缺陷問題，如圖1所示，在28nm產(chǎn)品研發(fā)過程中，發(fā)現(xiàn)多晶硅側墻的針孔缺陷，導致w沉積時通過針孔使接觸孔與多晶硅短路。導致這一問題的原因如圖2a和圖2b所示，該結構從下至上依次為晶背多晶硅側墻sin10，晶背多晶硅20，si襯底30，側墻sin40，氧化層50，多晶硅60，smtox70，smtsin80和針孔缺陷90，在smtaldoxdep過程中，由于存在針孔缺陷問題，導致在后續(xù)的sinrm工藝中，使得針孔缺陷傳遞到多晶硅側墻上，使得側墻形成了針孔缺陷。

由于ox的透光特性光學檢測很難檢測出來，同時，當側墻產(chǎn)生針孔缺陷后，由于其處于多晶硅側面，很難有缺陷信號，因此這一缺陷本身很難被有效檢測。

技術實現(xiàn)要素：

本發(fā)明提出一種多晶硅側墻沉積針孔缺陷的檢測方法，通過建立缺陷檢測流程并開發(fā)檢測方法，建立針對此缺陷的在線指標，從而為良率提升和產(chǎn)品研發(fā)做出貢獻。

為了達到上述目的，本發(fā)明提出一種多晶硅側墻沉積針孔缺陷的檢測方法，包括下列步驟：

將晶圓正常流片到氧化膜原子層沉積工藝前一步驟；

在所述晶圓上沉積介電層；

在上述結構上進行氧化膜原子層沉積工藝，形成氧化膜；

以所述氧化膜為阻擋層，對晶圓上的介電層進行刻蝕工藝；

進行缺陷檢測，檢測介電層損傷情況。

進一步的，該方法還包括在晶圓上的介電層進行刻蝕工藝步驟完成后，對晶圓有源區(qū)多晶硅進行無阻擋刻蝕工藝。

進一步的，所述缺陷檢測步驟還包括檢測有源區(qū)多晶硅損傷情況。

進一步的，所述介電層包括氧化膜層、氮化硅層或者兩者的組合層。

進一步的，所述對介電層進行刻蝕工藝包括干法刻蝕或者濕法刻蝕。

進一步的，所述對有源區(qū)/多晶硅進行刻蝕工藝包括干法刻蝕或者濕法刻蝕。

進一步的，所述缺陷檢測采用光學檢測方法或電子束掃描方法進行。

本發(fā)明提出的多晶硅側墻沉積針孔缺陷的檢測方法，通過建立可以反應產(chǎn)品工藝狀況的測試流程，使aldox薄膜成為濕法刻蝕或干法刻蝕的阻擋層，在缺陷位置其下層薄膜或襯底將被刻蝕，從而使缺陷問題惡化，以便于缺陷檢測。并進行工藝窗口的評估與監(jiān)控，從而改善良率并縮短研發(fā)周期。本發(fā)明能有效地監(jiān)控aldox針孔缺陷的問題，避免后續(xù)造成的良率損失，為半導體良率提升提供保障。

附圖說明

圖1a和圖1b所示為多晶硅側墻針孔缺陷導致的接觸孔與多晶硅短路示意圖。

圖2a和圖2b所示為smtaldox針孔缺陷在sinrm工藝后傳遞到多晶硅側墻示意圖。

圖3所示為本發(fā)明較佳實施例的多晶硅側墻沉積針孔缺陷的檢測方法流程圖。

圖4a和圖4b所示為以aldox為阻擋層進行刻蝕后下層的薄膜或襯底被損傷示意圖。

圖5a和圖5b所示為襯底與多晶硅被損傷后而易于檢測的示意圖。

具體實施方式

以下結合附圖給出本發(fā)明的具體實施方式，但本發(fā)明不限于以下的實施方式。根據(jù)下面說明和權利要求書，本發(fā)明的優(yōu)點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準的比率，僅用于方便、明晰地輔助說明本發(fā)明實施例的目的。

請參考圖3，圖3所示為本發(fā)明較佳實施例的多晶硅側墻沉積針孔缺陷的檢測方法流程圖。本發(fā)明提出一種多晶硅側墻沉積針孔缺陷的檢測方法，包括下列步驟：

步驟s100：將晶圓正常流片到氧化膜原子層沉積工藝前一步驟；

步驟s200：在所述晶圓上沉積介電層；

步驟s300：在上述結構上進行氧化膜原子層沉積工藝，形成氧化膜；

步驟s400：以所述氧化膜為阻擋層，對晶圓上的介電層進行刻蝕工藝；

步驟s500：進行缺陷檢測，檢測介電層損傷情況。

根據(jù)本發(fā)明較佳實施例，該方法還包括在晶圓上的介電層進行刻蝕工藝步驟完成后，對晶圓有源區(qū)多晶硅進行無阻擋刻蝕工藝。進一步的，所述缺陷檢測步驟還包括檢測有源區(qū)多晶硅損傷情況。如圖4a和圖4b所示，圖4a和圖4b所示為以aldox為阻擋層進行刻蝕后下層的薄膜或襯底被損傷示意圖。該結構從下至上依次為晶背多晶硅側墻sin100，晶背多晶硅200，si襯底300，側墻sin400，氧化層500，多晶硅600，sin層700，aldox800和針孔缺陷900，本發(fā)明在aldoxdep之前進行氮化硅層沉積，并在depaldox后，針對氮化硅層進行干法刻蝕工藝，然后再對晶圓進行si刻蝕工藝，可以選擇的方法之一為應用四甲基氫氧化氨(tmah)進行si刻蝕。最后對晶圓進行缺陷檢測，通過si/poly損傷缺陷評估ox針孔缺陷狀況。請參考圖5a和圖5b，圖5a和圖5b所示為襯底與多晶硅被損傷后而易于檢測的示意圖。

根據(jù)本發(fā)明較佳實施例，所述介電層包括氧化膜層、氮化硅層或者兩者的組合層。

所述對介電層進行刻蝕工藝包括干法刻蝕或者濕法刻蝕。

所述對有源區(qū)/多晶硅進行刻蝕工藝包括干法刻蝕或者濕法刻蝕。

所述缺陷檢測采用光學檢測方法或電子束掃描方法進行。

綜上所述，本發(fā)明提出的多晶硅側墻沉積針孔缺陷的檢測方法，通過建立可以反應產(chǎn)品工藝狀況的測試流程，使aldox薄膜成為濕法刻蝕或干法刻蝕的阻擋層，在缺陷位置其下層薄膜或襯底將被刻蝕，從而使缺陷問題惡化，以便于缺陷檢測。并進行工藝窗口的評估與監(jiān)控，從而改善良率并縮短研發(fā)周期。本發(fā)明能有效地監(jiān)控aldox針孔缺陷的問題，避免后續(xù)造成的良率損失，為半導體良率提升提供保障。

雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā)明。本發(fā)明所屬技術領域中具有通常知識者，在不脫離本發(fā)明的精神和范圍內，當可作各種的更動與潤飾。因此，本發(fā)明的保護范圍當視權利要求書所界定者為準。

技術特征：

技術總結
本發(fā)明提出一種多晶硅側墻沉積針孔缺陷的檢測方法，包括下列步驟：將晶圓正常流片到氧化膜原子層沉積工藝前一步驟；在所述晶圓上沉積介電層；在上述結構上進行氧化膜原子層沉積工藝，形成氧化膜；以所述氧化膜為阻擋層，對晶圓上的介電層進行刻蝕工藝；進行缺陷檢測，檢測介電層損傷情況。本發(fā)明提出的多晶硅側墻沉積針孔缺陷的檢測方法，通過建立缺陷檢測流程并開發(fā)檢測方法，建立針對此缺陷的在線指標，從而為良率提升和產(chǎn)品研發(fā)做出貢獻。

技術研發(fā)人員：范榮偉
受保護的技術使用者：上海華力微電子有限公司
技術研發(fā)日：2017.07.17
技術公布日：2017.11.07