本發(fā)明屬于半導(dǎo)體芯片制造技術(shù)領(lǐng)域，具體涉及一種超結(jié)型溝槽功率mosfet器件及其制備方法。

背景技術(shù)：

垂直雙擴散場效應(yīng)晶體管(vdmos)的漏、源兩極分別在器件的兩側(cè)，使電流在器件內(nèi)部垂直流通，增加了電流密度，改善了額定電流，單位面積的導(dǎo)通電阻也較小，是一種用途非常廣泛的功率器件。

傳統(tǒng)功率mosfet通常采用vdmos結(jié)構(gòu)，為了承受高耐壓，需降低漂移區(qū)摻雜濃度或者增加漂移區(qū)厚度，這帶來的直接后果是導(dǎo)通電阻急劇增大。一般傳統(tǒng)功率mosfet的導(dǎo)通電阻與擊穿電壓呈2.5次方關(guān)系，這個關(guān)系被稱為“硅極限”。超結(jié)vdmos基于電荷補償原理，使器件的導(dǎo)通電阻與擊穿電壓呈1.32次方關(guān)系，很好地解決了導(dǎo)通電阻和擊穿電壓之間的矛盾。和傳統(tǒng)功率vdmos結(jié)構(gòu)相比，超結(jié)mosfet采用交替的p-n-結(jié)構(gòu)替代傳統(tǒng)功率器件中低摻雜漂移層作為電壓維持層。超結(jié)mosfet的本質(zhì)是利用在漂移區(qū)中插入的p區(qū)(對n溝器件而言)所產(chǎn)生的電場對n區(qū)進行電荷補償，達到提高擊穿電壓并降低導(dǎo)通電阻的目的。

上述p區(qū)與n區(qū)兩種結(jié)構(gòu)飄移區(qū)示意圖參照圖1，襯底100表面設(shè)有n型區(qū)域110，n型區(qū)域110中間隔設(shè)有若干貫通至襯底100上表面的p型區(qū)域120。超結(jié)mosfet的是利用復(fù)合緩沖層里面交替的n柱(被p型區(qū)域120分隔的n型區(qū)域110)和p柱(若干間隔的p型區(qū)域120)進行電荷補償，使p區(qū)和n區(qū)相互耗盡，形成理想的平頂電場分布和均勻的電勢分布，從而達到提高擊穿電壓并降低導(dǎo)通電阻的目的。要達到理想的效果，其前提條件就是電荷平衡。因此，超結(jié)技術(shù)從誕生開始，它的制造工藝就是圍繞如何制造電荷平衡的n柱和p柱進行的。目前使用的制造技術(shù)主要有：多次外延與注入技術(shù)、深槽刻蝕與填槽技術(shù)。

使用深槽刻蝕和填槽技術(shù)形成超結(jié)的結(jié)構(gòu)的過程中，由于實際刻蝕出的槽的側(cè)壁往往不是完全垂直的，而是存在一定的傾斜度。在超結(jié)器件中，這種傾斜會導(dǎo)致電荷的失衡，從而導(dǎo)致?lián)舸╇妷合陆怠＠纾寒?dāng)斜度為0時，電荷平衡，最高電場在p柱n柱的pn結(jié)，所以擊穿點應(yīng)該發(fā)生在p柱n柱的pn結(jié)；當(dāng)側(cè)壁傾斜為負角度時，n柱中有多余的電荷，p柱被完全耗盡后這部分多余電荷只能轉(zhuǎn)向去耗盡體區(qū)的p型離子，從而會增強靠近體區(qū)處pn結(jié)的電場；當(dāng)側(cè)壁傾斜為正角度時，p柱中有多余的電荷，這部分電荷會與n+襯底耗盡，會增強p柱底部的電場，而此處本來就存在電場峰值，從而使擊穿電壓下降。

因此現(xiàn)有技術(shù)存在缺陷，需要進一步改進。

技術(shù)實現(xiàn)要素：

本發(fā)明基于現(xiàn)有超結(jié)器件存在的刻蝕側(cè)壁傾斜導(dǎo)致電荷的失衡，從而導(dǎo)致?lián)舸╇妷合陆档膯栴}，提出一種解決上述技術(shù)問題的超結(jié)型溝槽功率mosfet器件及其制備方法。

首先，本發(fā)明提供一種超結(jié)型溝槽功率mosfet器件，具體技術(shù)方案如下：

一種超結(jié)型溝槽功率mosfet器件，包括：

襯底；

外延層，形成于所述襯底表面；

若干第一溝槽，形成于外延層且貫穿外延層，該第一溝槽底部與襯底接觸；

氧化層，沿所述第一溝槽底部和側(cè)壁連續(xù)形成，氧化層在第一溝槽側(cè)壁傾斜配置；

多晶硅層，填滿于配置有氧化層的第一溝槽中；

p型注入?yún)^(qū)與n型注入?yún)^(qū)，交替形成于包含填充部分的外延層表面；

其中，部分n型注入?yún)^(qū)與多晶硅層表面接觸，另一部分n型注入?yún)^(qū)與外延層表面接觸。

在本發(fā)明一實施例中，上述第一溝槽數(shù)量為兩個。

在本發(fā)明一實施例中，上述兩第一溝槽之間的外延層表面，形成有兩分離的p-體區(qū)，每一p-體區(qū)表面形成一n+源區(qū)。

另外，本發(fā)明還提供一種超結(jié)型溝槽功率mosfet器件的制備方法，包括：

于外延層中形成第一溝槽，該第一溝槽與外延層底部的襯底表面接觸；

于該第一溝槽內(nèi)底部與側(cè)壁形成氧化層，所述氧化層在第一溝槽側(cè)壁傾斜配置；

于該配置有氧化層的第一溝槽中填充多晶硅層；

于外延層及填充后的第一溝槽表面交替進行p型注入與n型注入，形成p型注入?yún)^(qū)與n型注入?yún)^(qū)，其中，部分p型注入?yún)^(qū)與多晶硅層表面接觸，另一部分p型注入?yún)^(qū)與外延層表面接觸。

在本發(fā)明一實施例中，所述氧化層在第一溝槽側(cè)壁傾斜配置的方法為：

于帶第一溝槽的外延層表面形成一熱氧化層；

于上述熱氧化層上形成一多晶硅層，且多晶硅層充滿第一溝槽；

除去第一溝槽外多余的氧化層與多晶硅層；

掩膜覆蓋外延層，圖案化刻蝕，裸露第一溝槽的多晶硅層；

使用刻蝕液濕法刻蝕，其中刻蝕液刻蝕多晶硅層的速率與刻蝕氧化層的速率之比大于10。

本發(fā)明超結(jié)型溝槽功率mosfet器件，通過傾斜氧化層輔助耗盡超結(jié)結(jié)構(gòu)，刻蝕形成深槽結(jié)構(gòu)，一定厚度的氧化層沿著深槽底部和側(cè)壁形成，氧化層側(cè)壁厚度溝槽深度變化，溝槽內(nèi)填充多晶硅，多晶硅柵極短接。由于溝槽內(nèi)的多晶硅柵極短接，器件關(guān)斷時氧化層的側(cè)墻結(jié)構(gòu)附近產(chǎn)生p型區(qū)域，存在橫向電場的橫向耗盡和插入，類似pn柱sj器件的結(jié)構(gòu)，提高了器件的擊穿電壓，降低了器件的導(dǎo)通電阻。這種結(jié)構(gòu)省去了超結(jié)型器件中pn柱嚴格的摻雜濃度匹配要求，不需要進行多次外延或注入在工藝上更具有操作性，降低了器件的制造成本。

附圖說明

圖1為現(xiàn)有技術(shù)結(jié)構(gòu)示意圖；

圖2至圖12為本發(fā)明一實施例的一種超結(jié)型溝槽功率mosfet器件的制造流程剖面圖。

【主要元件符號說明】

100、200：襯底

110：n型區(qū)域

120：p型區(qū)域

210：外延層

220：第一溝槽

201：氧化層

203：多晶硅層

204：掩膜

205：p-體區(qū)

207：n+源區(qū)

230：n型離子注入?yún)^(qū)

250：p型離子注入?yún)^(qū)

具體實施方式

以下結(jié)合附圖和具體實施例，對發(fā)明進行詳細說明。

參照圖2至圖12所示，本發(fā)明提供一種超結(jié)型溝槽功率mosfet器件，包括：

襯底200；

外延層210，形成于所述襯底200表面；

若干第一溝槽220，形成于外延層210且貫穿外延層210，該第一溝槽220底部與襯底200接觸；

氧化層201，沿所述第一溝槽220底部和側(cè)壁連續(xù)形成，氧化層201在第一溝槽220側(cè)壁傾斜配置；

多晶硅層203，填滿于配置有氧化層201的第一溝槽220中；

p型注入?yún)^(qū)250與n型注入?yún)^(qū)230，交替形成于包含填充部分的外延層210表面；

其中，部分n型注入?yún)^(qū)230與多晶硅層203表面接觸，另一部分n型注入?yún)^(qū)與外延層210表面接觸。

本發(fā)明優(yōu)選實施例中，上述第一溝槽220數(shù)量為兩個。上述兩第一溝槽220之間的外延層210表面，形成有兩分離的p-體區(qū)205，每一p-體區(qū)205表面形成一n+源區(qū)207。

本發(fā)明還提供一種超結(jié)型溝槽功率mosfet器件的制備方法，包括：

(1)、于外延層210中形成第一溝槽220，該第一溝槽220與外延層210底部的襯底200表面接觸。

參照圖2所示，例如，襯底200為n型襯底，襯底200表面上形成一n型硅外延層210，移除n型硅外延層210形成第一溝槽220。

(2)、于該第一溝槽220內(nèi)底部與側(cè)壁形成氧化層201，所述氧化層201在第一溝槽220側(cè)壁傾斜配置。

在本發(fā)明實施例中，所述氧化層201在第一溝槽220側(cè)壁傾斜配置的方法為：

(a)參照圖3所示，于帶第一溝槽220的外延層210表面形成一熱氧化層201；該熱氧化層201材質(zhì)例如是以熱氧化法形成的氧化硅；

(b)參照圖4所示，于上述熱氧化層201上形成一多晶硅層203，且多晶硅層203充滿第一溝槽220；

(c)參照圖5所示，除去第一溝槽220外多余的氧化層201與多晶硅層203，例如，可以采用干式蝕刻法移除；

(d)參照圖6所示，掩膜204覆蓋整個外延層210，圖案化刻蝕，裸露第一溝槽220的多晶硅層203；其中刻蝕例如采用光刻蝕，此處掩膜204為光刻膠，光刻膠完全覆蓋氧化層表面；

(e)參照圖7所示，使用刻蝕液濕法刻蝕，其中刻蝕液刻蝕多晶硅層203的速率與刻蝕氧化層201的速率之比大于10。

此處，最終形成的側(cè)壁氧化層201的斜率由上述的刻蝕速率之比來決定，反過來，若事先設(shè)計好斜率的范圍，則可以選取合適的刻蝕速率之比的刻蝕液。

(3)、于該配置有氧化層201的第一溝槽220中填充多晶硅層203。

參照圖8至9，先填充好多晶硅層203于配置好傾斜氧化層201的第一溝槽220中，再通過干式蝕刻法移除表面多余的多晶硅。接著，通過熱氧化在表面形成一層氧化層201，其與第一溝槽220中的氧化層201在溝槽開口處接觸。再接著，在熱氧化層201的表面，例如通過化學(xué)氣相沉積法形成一層多晶硅層203。

參照圖10所示，使用光刻膠作為掩膜，干式蝕刻法移除表面大部分的氧化硅和多晶硅。

(4)、于外延層210及填充后的第一溝槽220表面交替進行p型注入與n型注入，形成p型注入?yún)^(qū)250與n型注入?yún)^(qū)230，其中，部分n型注入?yún)^(qū)230與多晶硅層203表面接觸，另一部分n型注入?yún)^(qū)230與外延層210表面接觸。

參照圖11與12所示，以光刻膠為掩膜，進行p型注入與n型注入，在兩第一溝槽220之間、氧化層的下方兩側(cè)，于n型外延層210中各形成一p-體區(qū)205，每一p-體區(qū)205表面形成一n+源區(qū)207。而且，類似p柱、n柱的p型注入?yún)^(qū)250與n型注入?yún)^(qū)230交替形成于整個外延層210表面，其中，部分n型注入?yún)^(qū)230與多晶硅層203表面接觸，這部分n型注入?yún)^(qū)230經(jīng)后期加工處理后形成刪極(見圖12中的標記g)；另一部分與外延層210表面接觸，經(jīng)后期封加工處理后形成源極(見圖12中的標記s)。

以上所述，僅為本發(fā)明較佳的具體實施方式，但本發(fā)明的保護范圍并不局限于此，任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明披露的技術(shù)范圍內(nèi)，根據(jù)本發(fā)明的技術(shù)方案及其發(fā)明構(gòu)思加以等同替換或改變，都應(yīng)涵蓋在本發(fā)明的保護范圍之內(nèi)。