【技術(shù)領(lǐng)域】

本發(fā)明涉及半導(dǎo)體芯片制造技術(shù)領(lǐng)域，特別地，涉及一種瞬態(tài)電壓抑制器及其制作方法。

背景技術(shù)：

瞬態(tài)電壓抑制器(tvs)是一種用來保護(hù)敏感半導(dǎo)體器件，使其免遭瞬態(tài)電壓浪涌破壞而特別設(shè)計(jì)的固態(tài)半導(dǎo)體器件，它具有箝位系數(shù)小、體積小、響應(yīng)快、漏電流小和可靠性高等優(yōu)點(diǎn)，因而在電壓瞬變和浪涌防護(hù)上得到了廣泛的應(yīng)用。靜電放電(esd)以及其他一些電壓浪涌形式隨機(jī)出現(xiàn)的瞬態(tài)電壓，通常存在于各種電子器件中。隨著半導(dǎo)體器件日益趨向小型化、高密度和多功能，電子器件越來越容易受到電壓浪涌的影響，甚至導(dǎo)致致命的傷害。從靜電放電到閃電等各種電壓浪涌都能誘導(dǎo)瞬態(tài)電流尖峰，瞬態(tài)電壓抑制器通常用來保護(hù)敏感電路受到浪涌的沖擊?；诓煌膽?yīng)用，瞬態(tài)電壓抑制器可以通過改變浪涌放電通路和自身的箝位電壓來起到電路保護(hù)作用。

低電容瞬態(tài)電壓抑制器適用于高頻電路的保護(hù)器件，因?yàn)樗梢詼p少寄生電容對(duì)電路的干擾，降低高頻電路信號(hào)的衰減。為了改善瞬態(tài)電壓抑制器的反向特性，提高器件可靠性。通常采用保護(hù)環(huán)結(jié)構(gòu)和金屬場(chǎng)板結(jié)構(gòu)。但是這兩種結(jié)構(gòu)引入的附加電容大，而且器件面積大，降低了器件性提高了器件制造成本。

技術(shù)實(shí)現(xiàn)要素：

針對(duì)現(xiàn)有方法的不足，提出了一種低電容靜電防護(hù)瞬態(tài)電壓抑制器，提高了器件性能，降低了器件制造成本。

一種瞬態(tài)電壓抑制器，其包括p型襯底、形成于所述p型襯底上的p型外延層、形成于所述p型外延層中的p型隔離阱、形成于所述p型外延層表面的n型摻雜區(qū)域、及形成于所述n型摻雜區(qū)域表面的第一p型摻雜區(qū)域及第二p型摻雜區(qū)域，其中所述第一p型摻雜區(qū)域與所述第二p型摻雜區(qū)域位于所述n型摻雜區(qū)域的兩端，所述第一p型摻雜區(qū)域與所述n型摻雜區(qū)域形成第一齊納二極管，所述第二p型摻雜區(qū)域與所述n型摻雜區(qū)域形成第二齊納二極管，所述第一齊納二極管與所述第二齊納二極管共用所述n型摻雜區(qū)域使得所述第一齊納二極管與所述第二齊納二極管負(fù)極對(duì)接，進(jìn)而所述瞬態(tài)電壓抑制器具有雙路雙向保護(hù)功能。

在一種實(shí)施方式中，所述p型隔離阱與所述n型摻雜區(qū)域間隔設(shè)置，所述p型隔離阱貫穿所述p型外延層并延伸至所述p型襯底與所述p型襯底接觸。

在一種實(shí)施方式中，所述瞬態(tài)電壓抑制器還包括形成于所述p型外延層及所述n型摻雜區(qū)域上的層間介質(zhì)，所述層間介質(zhì)上形成有貫穿的第一開口與第二開口，所述第一開口正對(duì)所述第一p型摻雜區(qū)域，所述第二開口正對(duì)所述第二p型摻雜區(qū)域。

在一種實(shí)施方式中，所述層間介質(zhì)上形成有貫穿的第三開口，所述第三開口正對(duì)所述p型隔離阱。

在一種實(shí)施方式中，所述瞬態(tài)電壓抑制器還包括形成于所述層間介質(zhì)上的第一電極與第二電極，所述第一電極與所述第二電極為所述瞬態(tài)電壓抑制器的用于與外部器件電連接的外接電極，所述第一電極分別通過所述第一開口及所述第三開口與所述第一p摻雜區(qū)域及所述p型隔離阱電連接，所述第二電極通過所述第二開口與所述第二p摻雜區(qū)域電連接。

一種瞬態(tài)電壓抑制器的制作方法，其包括如下步驟：

提供p型襯底，在所述p型襯底制作p型外延層，在所述p型外延層表面形成隔離層；

利用第一光刻膠作為掩膜，采用干法/濕法刻蝕所述隔離層形成第一注入窗口，去除所述第一光刻膠；

通過所述第一注入窗口進(jìn)行p型離子注入形成所述p型隔離阱；

利用第二光刻膠作為掩膜，采用干法/濕法刻蝕所述隔離層形成第二注入窗口，去除所述第二光刻膠，通過所述第二注入窗口在所述p型外延層表面進(jìn)行n型離子注入形成n型摻雜區(qū)域；

濕法刻蝕去除所述隔離層，在所述p型隔離阱、所述p型外延層及所述n型摻雜區(qū)域表面形成層間介質(zhì)；及

利用第三光刻膠作為掩膜，干法刻蝕所述層間介質(zhì)形成第一開口、第二開口，其中所述第一開口所述第二開口均對(duì)應(yīng)所述n型摻雜區(qū)域，通過所述第一開口及所述第二開口對(duì)所述n型摻雜區(qū)域進(jìn)行p型離子注入形成第一p型摻雜區(qū)域及第二p型摻雜區(qū)域；

其中所述第一p型摻雜區(qū)域與所述第二p型摻雜區(qū)域位于所述n型摻雜區(qū)域的兩端，所述第一p型摻雜區(qū)域與所述n型摻雜區(qū)域形成第一齊納二極管，所述第二p型摻雜區(qū)域與所述n型摻雜區(qū)域形成第二齊納二極管，所述第一齊納二極管與所述第二齊納二極管共用所述n型摻雜區(qū)域使得所述第一齊納二極管與所述第二齊納二極管負(fù)極對(duì)接，進(jìn)而所述瞬態(tài)電壓抑制器具有雙路雙向保護(hù)功能。

在一種實(shí)施方式中，所述隔離層的材料為二氧化硅，且隔離層通過對(duì)所述p型外延層的表面進(jìn)行熱氧化而形成。

在一種實(shí)施方式中，所述p型隔離阱貫穿所述p型外延層并延伸至所述p型襯底中與所述p型襯底接觸。

在一種實(shí)施方式中，所述利用第三光刻膠作為掩膜，干法刻蝕所述層間介質(zhì)形成第一開口、第二開口的步驟中，干法刻蝕所述層間介質(zhì)還形成第三開口，所述第三開口對(duì)應(yīng)所述p型隔離阱。

在一種實(shí)施方式中，所述制作方法還包括以下步驟：

在所述層間介質(zhì)上形成金屬層，使用第四光刻膠作為掩膜，干法刻蝕所述金屬層形成第一電極及第二電極，所述第一電極與所述第二電極為所述瞬態(tài)電壓抑制器的用于與外部器件電連接的外接電極，所述第一電極分別通過所述第一開口及所述第三開口與所述第一p摻雜區(qū)域及所述p型隔離阱電連接，所述第二電極通過所述第二開口與所述第二p摻雜區(qū)域電連接，去除所述第四光刻膠。

相較于現(xiàn)有技術(shù)，本發(fā)明提出了一種低電容靜電防護(hù)瞬態(tài)電壓抑制器及其制作方法，在傳統(tǒng)瞬態(tài)電壓抑制器基礎(chǔ)上，通過工藝改進(jìn)使兩支齊納二極管集成到一起，器件面積小，工藝難度低，減小了器件制造成本。改進(jìn)后的瞬態(tài)電壓抑制器能實(shí)現(xiàn)雙路雙向保護(hù)功能，器件的保護(hù)特性和可靠性都得到了提升。

【附圖說明】

為了更清楚地說明本發(fā)明實(shí)施例中的技術(shù)方案，下面將對(duì)實(shí)施例描述中所使用的附圖作簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其它的附圖，其中：

圖1是本發(fā)明瞬態(tài)電壓抑制器的結(jié)構(gòu)示意圖。

圖2是圖1所示瞬態(tài)電壓抑制器的等效電路示意圖。

圖3是圖1所示瞬態(tài)電壓抑制器的制作方法的流程圖。

圖4-圖10是圖3所示制作方法的各步驟的結(jié)構(gòu)示意圖。

【主要元件符號(hào)說明】

瞬態(tài)電壓抑制器100；p型襯底101；p型外延層102；p型隔離阱103；n型摻雜區(qū)域104；第一p型摻雜區(qū)域105；第二p型摻雜區(qū)域106；n型摻雜區(qū)域104；層間介質(zhì)107；第一電極108；第二電極109；第一開口107a；第二開口107b；第三開口107c；第一齊納二極管100a；第二齊納二極管100b；隔離層111；第一注入窗口112；第二注入窗口113

【具體實(shí)施方式】

下面將對(duì)本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅是本發(fā)明的一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其它實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

為解決現(xiàn)有技術(shù)瞬態(tài)電壓抑制器面積大，工藝難度高，器件制造成本高等技術(shù)問題，本發(fā)明提供一種改進(jìn)后的瞬態(tài)電壓抑制器，請(qǐng)參閱圖1及圖2，圖1是本發(fā)明瞬態(tài)電壓抑制器100的結(jié)構(gòu)示意圖，圖2是圖1所示瞬態(tài)電壓抑制器100的等效電路示意圖。所述瞬態(tài)電壓抑制器100包括p型襯底101、形成于所述p型襯底101上的p型外延層102、貫穿所述p型外延層102并延伸至所述p型襯底101的p型隔離阱103、形成于所述p型外延層102表面且與所述p型隔離阱103間隔設(shè)置的n型摻雜區(qū)域104、形成于所述n型摻雜區(qū)域104表面的第一p型摻雜區(qū)域105及第二p型摻雜區(qū)域106、形成于所述p型外延層102及所述n型摻雜區(qū)域104上的層間介質(zhì)107、及形成于所述層間介質(zhì)107上的第一電極108與第二電極109。

所述層間介質(zhì)107上形成有貫穿的第一開口107a、第二開口107b及第三開口107c，所述第一開口107a正對(duì)所述第一p型摻雜區(qū)域105，所述第二開口107b正對(duì)所述第二p型摻雜區(qū)域106，述第三開口107c正對(duì)所述p型隔離阱103。所述第一電極108與所述第二電極109為所述瞬態(tài)電壓抑制器100的用于與外部器件電連接的外接電極，所述第一電極108分別通過所述第一開口107a及所述第三開口107c與所述第一p摻雜區(qū)域105及所述p型隔離阱103電連接，所述第二電極109通過所述第二開口107b與所述第二p摻雜區(qū)域106電連接。

其中，所述第一p型摻雜區(qū)域105與所述第二p型摻雜區(qū)域106位于所述n型摻雜區(qū)域104的兩端，所述第一p型摻雜區(qū)域105與所述n型摻雜區(qū)域104形成第一齊納二極管100a，所述第二p型摻雜區(qū)域106與所述n型摻雜區(qū)域104形成第二齊納二極管100b，所述第一齊納二極管100a與所述第二齊納二極管100b共用所述n型摻雜區(qū)域104使得所述第一齊納二極管100a與所述第二齊納二極管100b負(fù)極對(duì)接，進(jìn)而所述瞬態(tài)電壓抑制器100具有雙路雙向保護(hù)功能。

請(qǐng)參閱圖3-圖10，圖3是圖1所示瞬態(tài)電壓抑制器100的制作方法的流程圖，圖4-圖10是圖3所示制作方法的各步驟的結(jié)構(gòu)示意圖。所述瞬態(tài)電壓抑制器100的制作方法包括以下步驟s1～s7。

步驟s1，請(qǐng)參閱圖4，提供p型襯底101，在所述p型襯底101上制作p型外延層102，在所述p型外延層102表面形成隔離層111。所述p型襯底101為p型硅片，在所述p型襯底101上進(jìn)行外延生長(zhǎng)形成所述p型外延層102。進(jìn)一步地，所述隔離層111的材料可以為氧化層，如二氧化硅sio2，具體地，本實(shí)施方式中，所述sio2的隔離層111可以通過對(duì)所述p型外延層102的上表面進(jìn)行熱氧化而形成。

步驟s2，請(qǐng)參閱圖5，利用第一光刻膠作為掩膜，采用干法/濕法刻蝕所述隔離層111形成第一注入窗口112，去除所述第一光刻膠。

步驟s3，請(qǐng)參閱圖6，通過所述第一注入窗口112進(jìn)行p型離子注入形成所述p型隔離阱103。其中所述p型離子通過熱擴(kuò)散注入所述p型外延層102及所述p型襯底101中從而形成所述p型隔離阱103，可以理解，所述p型隔離阱103貫穿所述p型外延層102且延伸至所述p型襯底101中與所述p型襯底101接觸。

步驟s4，請(qǐng)參閱圖7，利用第二光刻膠作為掩膜，采用干法/濕法刻蝕所述隔離層111形成第二注入窗口113，去除所述第二光刻膠，通過所述第二注入窗口113在所述p型外延層102表面進(jìn)行n型離子注入形成n型摻雜區(qū)域104。

步驟s5，請(qǐng)參閱圖8，濕法刻蝕去除所述隔離層111，在所述p型隔離阱103、所述p型外延層102及所述n型摻雜區(qū)域104表面形成層間介質(zhì)107。

步驟s6，請(qǐng)參閱圖9，利用第三光刻膠作為掩膜，干法刻蝕所述層間介質(zhì)107形成第一開口107a、第二開口107b及第三開口107c，其中所述第一開口107a所述第二開口107b均對(duì)應(yīng)所述n型摻雜區(qū)域104，所述第三開口107c對(duì)應(yīng)所述p型隔離阱103，通過所述第一開口107a及所述第二開口107b對(duì)所述n型摻雜區(qū)域104進(jìn)行p型離子注入形成第一p型摻雜區(qū)域105及第二p型摻雜區(qū)域106。

步驟s7，請(qǐng)參閱圖10，在所述層間介質(zhì)107上形成金屬層，使用第四光刻膠作為掩膜，干法刻蝕所述金屬層形成第一電極108及第二電極109，所述第一電極108與所述第二電極109為所述瞬態(tài)電壓抑制器100的用于與外部器件電連接的外接電極，所述第一電極108分別通過所述第一開口107a及所述第三開口107c與所述第一p摻雜區(qū)域105及所述p型隔離阱103電連接，所述第二電極109通過所述第二開口107b與所述第二p摻雜區(qū)域106電連接，去除所述第四光刻膠，從而完成所述瞬態(tài)電壓抑制器100的制作。

相較于現(xiàn)有技術(shù)，本發(fā)明提出了一種低電容靜電防護(hù)瞬態(tài)電壓抑制器100及其制作方法，在傳統(tǒng)瞬態(tài)電壓抑制器基礎(chǔ)上，通過工藝改進(jìn)使兩支齊納二極管100a、100b集成到一起，器件面積小，工藝難度低，減小了器件制造成本。改進(jìn)后的瞬態(tài)電壓抑制器100能實(shí)現(xiàn)雙路雙向保護(hù)功能，器件的保護(hù)特性和可靠性都得到了提升。

以上所述的僅是本發(fā)明的實(shí)施方式，在此應(yīng)當(dāng)指出，對(duì)于本領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明創(chuàng)造構(gòu)思的前提下，還可以做出改進(jìn)，但這些均屬于本發(fā)明的保護(hù)范圍。