本發(fā)明實(shí)施例是有關(guān)于一種封裝體及其形成方法。

背景技術(shù)：

隨著半導(dǎo)體技術(shù)的發(fā)展，半導(dǎo)體芯片/晶粒(semiconductorchips/dies)愈來愈小。同時，需要將更多功能集成至半導(dǎo)體晶粒中。因此，半導(dǎo)體晶粒需要在較小區(qū)域中增加更多的i/o墊，且i/o墊的密度隨時間而增加。因此，半導(dǎo)體晶粒的封裝變得更困難，對于封裝體的良率有不利的影響。

常規(guī)封裝技術(shù)可分割成兩個類別。在第一類別中，芯片上的晶粒在被切割之前封裝。此封裝技術(shù)具有一些有利的特征，例如產(chǎn)率(throughput)較高以及成本較低。此外，所需要的底部填充物或模制化合物較少。然而，此封裝技術(shù)也具有缺點(diǎn)。因?yàn)榫Я５某叽缱兊糜鷣碛?，且相?yīng)封裝體可僅為扇入型封裝體，其中每一晶粒的i/o墊限于相應(yīng)晶粒的表面正上方的區(qū)域。在晶粒的有限區(qū)域的情況下，i/o墊的數(shù)目因?yàn)閕/o墊的間距的限制而受到限制。如果襯墊的間距減小，可能會發(fā)生焊橋(solderbridge)。另外，在固定球尺寸的要求下，焊球必須具有特定尺寸，這又限制了可以在晶粒的表面上封裝的焊球的數(shù)目。

在另一類別的封裝中，晶粒在被封裝之前從芯片切割下來。此封裝體技術(shù)的有利特征是形成扇出封裝體的可能性，這意味著晶粒上的i/o墊可重新分配至比晶粒大的區(qū)域，因此封裝在晶粒的表面上的i/o墊的數(shù)目可增加。此封裝技術(shù)的另一有利特征是，封裝“已知良好晶粒”，而丟棄有缺陷晶粒，因此成本和精力不會浪費(fèi)在有缺陷的晶粒上。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明實(shí)施例提供一種封裝體的形成方法，包括：形成覆蓋芯片中的金屬通孔的聚合物層；對所述芯片開槽，以形成溝槽，其中所述溝槽從所述聚合物層的頂表面延伸至所述芯片中；以及在所述芯片上執(zhí)行晶粒切割，以將所述芯片分割為多個組件晶粒。切口穿過所述溝槽。將所述組件晶粒中的一者放置在載體上方。將包封材料施配在所述組件晶粒上方和周圍。所述方法還包括按壓和固化所述包封材料。在所述包封材料固化之后，所述聚合物層的側(cè)壁傾斜。對所述包封材料執(zhí)行平坦化，至所述聚合物層和所述金屬通孔暴露出來。將重分布線形成在所述金屬通孔上方且電耦合至所述金屬通孔。

本發(fā)明實(shí)施例還提供一種封裝體的形成方法包括：在芯片上執(zhí)行開槽以形成從芯片的頂表面延伸至芯片的中間水平面的多個溝槽；以及在芯片上執(zhí)行晶粒切割以將芯片分割為多個組件晶粒。晶粒切割的切口穿過所述多個溝槽的對應(yīng)者，且所述切口比所述多個溝槽的對應(yīng)者窄。將所述多個組件晶粒中的組件晶粒放置在載體上方。組件晶粒包封在包封材料中。在包封組件晶粒之后，組件晶粒的側(cè)壁傾斜。所述方法還包括在包封材料上執(zhí)行平坦化直至組件晶粒中的金屬通孔暴露，以及形成在金屬通孔上方且電耦合至金屬通孔的重分布線。

本發(fā)明實(shí)施例又提供一種封裝體包括：組件晶粒、包封材料、金屬柱以及重分布線。組件晶粒包括襯底以及側(cè)壁，其具有既不平行于也不垂直于所述襯底的底表面的傾斜部分。包封材料將所述組件晶粒包封在其中，其中所述側(cè)壁的所述傾斜部分接觸所述包封材料。金屬柱穿過所述包封材料。重分布線在所述金屬柱和所述組件晶粒上方且電耦合至所述金屬柱和所述組件晶粒。

附圖說明

圖1至17b繪示依據(jù)一些實(shí)施例的形成扇出封裝體的中間階段的橫截面圖。

圖18繪示依據(jù)一些實(shí)施例的形成封裝體的工藝流程。

具體實(shí)施方式

以下揭示內(nèi)容提供用于實(shí)施所提供的目標(biāo)之不同特征的許多不同實(shí)施例或?qū)嵗?。以下所描述的?gòu)件及配置的具體實(shí)例是為了以簡化的方式傳達(dá)本發(fā)明為目的。當(dāng)然，這些僅僅為實(shí)例而非用以限制。舉例來說，在以下描述中，在第二特征上方或在第二特征上形成第一特征可包括第一特征與第二特征形成為直接接觸的實(shí)施例，且也可包括第一特征與第二特征之間可形成有額外特征，使得第一特征與第二特征可不直接接觸的實(shí)施例。為了簡單及清楚起見，各種特征可任意地示出為不同尺寸。此外，本發(fā)明在各種實(shí)例中可重復(fù)使用組件標(biāo)號和/或字母。組件標(biāo)號的重復(fù)使用是為了簡單及清楚起見，且并不表示所欲討論的各個實(shí)施例和/或配置本身之間的關(guān)系。

另外，為了易于描述附圖中所示出的一個構(gòu)件或特征與另一組件或特征的關(guān)系，本文中可使用例如“在...下”、“在...下方”、“下部”、“在…上方”、“上部”及類似術(shù)語的空間相對術(shù)語。除了附圖中所示出的定向之外，所述空間相對術(shù)語意欲涵蓋組件在使用或操作時的不同定向。設(shè)備可被另外定向(旋轉(zhuǎn)90度或在其他定向)，而本文所用的空間相對術(shù)語相應(yīng)地作出解釋。

依據(jù)各種示范性實(shí)施例提供一種扇出型封裝體和形成所述封裝體的方法。實(shí)施例的一些變化亦將討論。在全文各視圖及說明性實(shí)施例中，以相似參考標(biāo)號表示相似組件。

圖1至17b繪示依據(jù)一些實(shí)施例的封裝體的形成的中間階段的橫截面圖。圖1至17b中的步驟亦示意性地繪示在如圖18中所示的工藝流程200中。

請參照圖1，提供芯片(wafer)2。芯片2包括襯底10，其可為半導(dǎo)體襯底(例如硅襯底)，其可以以其它半導(dǎo)體材料來形成(例如鍺化硅、碳化硅、iii-v化合物半導(dǎo)體材料或類似者)。在襯底10的表面處可形成半導(dǎo)體組件12，半導(dǎo)體組件12可以是晶體管、電容器、電阻器、二極管或類似者。在襯底10上方形成內(nèi)連結(jié)構(gòu)14(其包括金屬線和形成在其中的通孔(via，未圖示)。金屬線和通孔的材料可以是銅或銅合金，且可使用鑲嵌工藝來形成。金屬線和通孔電耦合至半導(dǎo)體組件12。內(nèi)連結(jié)構(gòu)14可包括層間電介質(zhì)(ild)16和金屬間電介質(zhì)(imd)18，其中接觸插塞(例如源極/汲極插塞和柵極接觸插塞)形成于ild16中，而金屬線和通孔形成于imd18中。依據(jù)一些替代實(shí)施例，芯片2為插入件芯片(interposerwafer)，且實(shí)質(zhì)上沒有形成集成電路組件，所述的集成電路組件包括形成在其中的晶體管、電阻器、電容器、電感器和/或類似物。

在內(nèi)連結(jié)構(gòu)14上方形成金屬接墊(metalpad)20。金屬接墊20可包括鋁(al)、銅(cu)、銀(ag)、金(au)、鎳(ni)、鎢(w)、其合金，和/或其多層。金屬接墊20可經(jīng)由例如是金屬線、通孔和其下方內(nèi)連結(jié)構(gòu)14中的接觸插塞，而電耦合至半導(dǎo)體組件12。形成保護(hù)層(passivationlayer)22，以覆蓋金屬接墊20的邊緣部分。依據(jù)一些示范性實(shí)施例，保護(hù)層22包括氧化硅層和位于所述氧化硅層上方的氮化硅層，但可使用其它介電材料。于保護(hù)層22中形成開口，以暴露出下方的金屬接墊20。

在保護(hù)層22上方形成聚合物層24，其中聚合物層24延伸至保護(hù)層22中的開口中。聚合物層24的材料可以是聚苯并惡唑(pbo)、苯并環(huán)丁烯(bcb)、聚酰亞胺或類似的材料。于聚合物層24中形成開口，以暴露出金屬接墊20。

形成金屬通孔(metalvia)26，金屬通孔26延伸至聚合物層24中，并與金屬接墊20接觸。相應(yīng)形成步驟繪示在圖18所繪示的工藝流程的步驟202。金屬通孔26的材料可以是銅、鋁、鎳、其合金和/或其多層。依據(jù)本發(fā)明的一些實(shí)施例，形成金屬通孔26的方法包括圖案化聚合物層24以形成開口，通過此開口，暴露出金屬接墊20。隨后在聚合物層24的上方形成晶籽層(未圖示)，且此晶籽層延伸至聚合物層24的開口中。晶籽層的材料可以是阻擋/黏著層(包括鈦、氮化鈦、鉭、氮化鉭或類似者)和所述阻擋/黏著層上方的銅或銅合金層。隨后在晶籽層上方形成光刻膠(未圖示)，接著進(jìn)行圖案化，再進(jìn)行電鍍工藝，以形成金屬通孔26。隨后移除光刻膠。其后，蝕刻先前被光刻膠覆蓋的部分晶籽層，以留下金屬通孔26。金屬通孔26經(jīng)由金屬接墊20以及內(nèi)連結(jié)構(gòu)14中的金屬線和通孔電耦合至集成電路組件12。

之后，形成聚合物層28，以覆蓋和保護(hù)金屬通孔26。相應(yīng)步驟繪示在圖18所繪示的工藝流程的步驟204。依據(jù)本發(fā)明的一些實(shí)施例，聚合物層28由pbo、聚酰亞胺、bcb或類似者形成。聚合物層28的材料可以與聚合物層24的材料相同或不同。依據(jù)一些實(shí)施例，聚合物層28的材料比聚合物層24的材料軟。

之后，執(zhí)行背面研磨，以減小芯片2的厚度，所得結(jié)構(gòu)繪示于圖2。相應(yīng)步驟繪示在圖18所繪示的工藝流程的步驟206。舉例來說，背面研磨可以將芯片2的頂面附接到載體上(未圖示)，并在襯底10的背面上執(zhí)行機(jī)械研磨或化學(xué)機(jī)械研磨(cmp)來執(zhí)行。襯底10的厚度可減小至例如是約20微米至數(shù)百微米。

請參照圖3a，對芯片2開槽。相應(yīng)步驟繪示在圖18所繪示的工藝流程的步驟208。開槽可通過在芯片2上投射激光光束，以燒掉芯片2的一些部分來執(zhí)行。開槽后在切割道30中形成了溝槽34，這使芯片2中的兩相鄰行或列的芯片(chip)分離。在芯片2的俯視圖中，有多個溝槽34形成，其中芯片2的每一切割道30中形成有與溝槽34相同的溝槽。因此溝槽形成俯視圖中的柵格圖案。所述多個溝槽的橫截面圖類似于所繪示和所討論的溝槽34，而不單獨(dú)地繪示。

溝槽34穿過聚合物層24和28，且可進(jìn)一步穿過內(nèi)連結(jié)構(gòu)14而到達(dá)襯底10。因此，溝槽34暴露出因激光光束而凹陷的襯底10的頂表面。溝槽34可進(jìn)一步延伸至襯底10的頂表面與底表面之間的中間水平面(intermediatelevel)。

依據(jù)一些實(shí)施例，溝槽34具有傾斜側(cè)壁36，其可通過傾斜激光光束的投射方向(projectingdirection)以形成合乎需要的傾斜角而形成。舉例來說，傾斜角θ1可在約75度與約85度之間的范圍內(nèi)，但可采用不同角度。由于傾斜角θ1是通過傾斜激光光束而造成的，因此激光光束的傾斜角與傾斜角θ1是相同的。依據(jù)一些實(shí)施例，執(zhí)行兩個激光光束掃描(向相對方向傾斜)，以形成向相對方向傾斜的兩個傾斜側(cè)壁36。

圖3b繪示依據(jù)一些替代實(shí)施例的開槽芯片2，其中溝槽34的邊緣36垂直或大致上垂直(例如傾斜角θ2在約88度與90度之間)。具有垂直側(cè)壁的溝槽34可通過在垂直于襯底10的頂表面的垂直方向上投射激光光束而形成。

圖4繪示將芯片2單?；?晶粒切割(die-saw))為多個芯片/組件晶粒(或稱為管芯)32。相應(yīng)步驟繪示在圖18所繪示的工藝流程的步驟210。舉例來說，單粒化可通過使用刀具35切穿切割道30來執(zhí)行。依據(jù)一些實(shí)施例，溝槽34的寬度w1在約40μm與約50μm之間的范圍內(nèi)。單粒化所造成的切口的寬度w2可在約30μm與約35μm之間的范圍內(nèi)。有利的是，在開槽的過程中，對多個層(例如層28、24、22、18和16等)預(yù)開槽。此外，由于切口的寬度w2小于溝槽34的寬度w1，因此在單粒化時，刀具并不會切穿已經(jīng)開槽的層，因此，層28、24、22、18和16將不會被刀具剝離/分層(peeled/delaminated)。所得組件晶粒32可包括邏輯晶粒，例如是中央處理單元(cpu)晶粒、圖形處理單元(gpu)晶粒、移動應(yīng)用晶粒(mobileapplicationdies)等。

圖5至17a繪示依據(jù)本發(fā)明的一些實(shí)施例的組件晶粒32在封裝的中間階段。請參照圖5，提供載體(carrier)40，并將黏著層(adhesivelayer)42置于載體40上。載體40可為空白玻璃載體、空白陶瓷載體或類似者，且可具有俯視為圓形的半導(dǎo)體芯片的形狀。載體40有時稱作為載體芯片(carrierwafer)。黏著層42可以例如是由光熱轉(zhuǎn)換(lthc)材料形成，但亦可使用其它類型的黏著劑。依據(jù)本發(fā)明的一些實(shí)施例，黏著層42可以在光的熱量下分解，且因此可將載體40從形成在載體40上的結(jié)構(gòu)釋出/分離(release)。

在黏著層42上方形成介電層44。依據(jù)本發(fā)明的一些實(shí)施例，介電層44為聚合物層，其材料包括光敏聚合物，例如是聚苯并惡唑(pbo)、聚酰亞胺等。依據(jù)一些實(shí)施例，介電層44由氮化物(例如氮化硅)、氧化物(例如氧化硅、磷硅玻璃(psg)、硼硅玻璃(bsg)、硼磷硅玻璃(bpsg))或類似者形成。

圖6至8繪示導(dǎo)電/金屬柱(conductive/metalposts)的形成。相應(yīng)步驟繪示在圖18所繪示的工藝流程的步驟212。請參照圖6，導(dǎo)電晶籽層(conductiveseedlayer)50例如是以物理氣相沉積(pvd)形成在介電層44上方。導(dǎo)電晶籽層50可以是金屬晶籽層，包括銅、鋁、鈦、其合金或其多層。依據(jù)本發(fā)明的一些實(shí)施例，導(dǎo)電晶籽層50包括第一金屬層(例如鈦層(未圖示))和位于所述第一金屬層上方的第二金屬層(例如銅層(未圖示))。依據(jù)本發(fā)明的替代實(shí)施例，導(dǎo)電晶籽層50包括單一金屬層，例如銅層，其材料可以是實(shí)質(zhì)上純銅或銅合金。

掩模層52(例如光刻膠)形成于導(dǎo)電晶籽層50上方，且隨后使用光刻掩模圖案化。依據(jù)本發(fā)明的一些實(shí)施例，光刻膠52為干膜，其層壓至導(dǎo)電晶籽層50上。依據(jù)一替代實(shí)施例，光刻膠52可以旋涂法形成。圖案化(曝光和顯影)后，開口54形成于光刻膠52中，開口54暴露出部分的導(dǎo)電晶籽層50。

如圖7中所繪示，經(jīng)由電鍍于開口54中形成導(dǎo)電柱56，電鍍可為電電鍍或無電電鍍。導(dǎo)電柱56電鍍在導(dǎo)電晶籽層50的暴露部分上。導(dǎo)電柱56可為金屬柱，例如是銅、鋁、鎢、鎳或其合金。

在電鍍導(dǎo)電柱56之后，移除光刻膠52。因此，暴露出先前被光刻膠52覆蓋的部分導(dǎo)電晶籽層50。接下來，執(zhí)行蝕刻步驟，以移除導(dǎo)電晶籽層50的暴露部分，其中所述蝕刻可為各向異性蝕刻或各向同性蝕刻。另一方面，導(dǎo)電晶籽層50與導(dǎo)電柱56重迭的部分保持未被蝕刻。全文中，導(dǎo)電晶籽層50的剩余下方部分稱作導(dǎo)電柱56的底部部分。所得結(jié)構(gòu)繪示于圖8。在圖8和后續(xù)圖式中，導(dǎo)電晶籽層50的剩余部分被視為是導(dǎo)電柱56的部分，而不單獨(dú)地繪示。

圖9繪示介電層44和載體40上方的組件晶粒(devicedie)32的放置。相應(yīng)步驟繪示在圖18所繪示的工藝流程的步驟214。組件晶粒32可經(jīng)由晶粒附接膜(dieattachfilm，daf，未圖示)附接至介電層44上。晶粒附接膜可在單?；梆ぶ列酒?(圖4)的底表面，并接著在單?；襟E中連同芯片2一起切割。因此，晶粒附接膜的邊緣與組件晶粒的邊緣32共端(co-terminus)。應(yīng)了解，在以芯片級執(zhí)行封裝，雖然繪示出一個組件晶粒32，但實(shí)際上等同于組件晶粒32的多個放置的組件晶粒放置在介電層44上方，其中所述多個放置的組件晶粒排列成包括多個行和多個列的數(shù)組。

請參照圖10，包封材料(encapsulatingmaterial)60施配在組件晶粒32和導(dǎo)電柱56上。相應(yīng)步驟繪示在圖18所繪示的工藝流程的步驟216。包封材料60填充于組件晶粒32與導(dǎo)電柱56之間的間隙中，且可接觸介電層44。包封材料60可包括模制化合物、模制底部填充物、環(huán)氧樹脂或樹脂。包封材料60可包括聚合物型的材料和填充劑粒子，其材料可以是氧化硅、氧化鋁或類似者。包封材料60的頂表面高于金屬通孔26和導(dǎo)電柱56的頂端。

請參照圖11，將包封材料60壓縮和固化。相應(yīng)步驟繪示在圖18所繪示的工藝流程的步驟218。壓縮可以使用頂部模具62和離型膜(releasefilm)64推擠包封材料60來執(zhí)行。推力由箭頭66表示。經(jīng)由所述壓縮，包封材料60可以較均勻地分布，以使得包封材料60之中不會形成空隙。在壓縮期間，模具(未圖示)包圍載體40且可在載體40下方以固持包封材料60。在壓縮期間，包封材料60例如通過加熱而固化。

如圖11中所繪示，產(chǎn)生傾斜側(cè)壁36'。有若干原因可造成具有如圖11中所繪示的輪廓(profile)的傾斜側(cè)壁36'。舉例來說，傾斜側(cè)壁36'接收向下按壓力(downwardpressingforce)，向下按壓力因?yàn)閭?cè)壁36(圖4)的傾斜而部分轉(zhuǎn)換為橫向力。并且，包封材料60的壓縮也促成橫向力。頂層24和28為聚合物層，其較軟且因此產(chǎn)生將這些層朝向組件晶粒32的中心線推動的橫向力。此外，頂層24和28的側(cè)壁(其為部分側(cè)壁36')為彎曲的。依據(jù)一些實(shí)施例，頂層24和28的每一側(cè)壁是連續(xù)彎曲的，其斜率無急劇改變。在頂層24和28之間的接口處的斜率可急劇改變或無急劇改變。當(dāng)壓縮時，包封材料60固化，且如圖11中所繪示的輪廓固定。隨后，將模具62和離型膜64移除，如圖12所繪。

接下來，執(zhí)行平坦化步驟(例如cmp步驟或研磨步驟)，以使包封材料60平坦化，直至導(dǎo)電柱56和金屬通孔26暴露出來。相應(yīng)步驟繪示在圖18所繪示的工藝流程的步驟220。所得結(jié)構(gòu)繪示于圖13。組件晶粒32的金屬通孔26也由于平坦化而暴露出來。由于平坦化，導(dǎo)電柱56的頂表面與金屬通孔26的頂表面實(shí)質(zhì)上水平(共平面)，且與包封材料60的頂表面實(shí)質(zhì)上水平(共平面)。由于平坦化，包封材料60中的一些球面填充劑粒子(未圖示)的頂部部分被移除，因此留下具有平面頂表面和圓形側(cè)壁及底表面的填充劑粒子。

請參照圖14，將一層或多層介電層68和相應(yīng)重分布線(rdl)70形成在包封材料60上、導(dǎo)電柱56和金屬通孔26上方。相應(yīng)步驟繪示在圖18所繪示的工藝流程的步驟222。由于rdl70在組件晶粒32的前側(cè)上，因此rdl70稱作前側(cè)rdl。依據(jù)本發(fā)明的一些實(shí)施例，介電層68的材料包括聚合物(例如pbo、聚酰亞胺等)。依據(jù)本發(fā)明的一些替代實(shí)施例，介電層68的材料包括無機(jī)介電材料(例如氮化硅、氧化硅、氮氧化硅等)。

rdl70經(jīng)形成以電耦合至金屬通孔26和導(dǎo)電柱56。rdl70還可將金屬通孔26和導(dǎo)電柱56彼此互連。rdl70可包括金屬跡線(metaltrace)(金屬線)以及位在金屬跡線下方且連接至金屬跡線的通孔。依據(jù)本發(fā)明的一些實(shí)施例，rdl70經(jīng)由電鍍工藝形成，其中每一層rdl70包括晶籽層(未圖示)以及位于所述晶籽層上方的電鍍的金屬材料。晶籽層和電鍍的金屬材料可以是相同材料或不同材料。隨后，形成球下金屬(under-bumpmetallurgies，ubm)72，其延伸至頂介電層68中且接觸頂rdl70中的金屬接墊。

如圖15中所繪示，將電連接件(electricalconnectors)76形成于ubm72上。電連接件76的形成可包括將焊球(solderballs)放置在rdl70上方，并接著回焊所述焊球。依據(jù)本發(fā)明的一些替代實(shí)施例，電連接件76的形成包括執(zhí)行電鍍步驟，以在rdl70上方形成焊料區(qū)(solderregions)，并接著回焊所述焊料區(qū)。電連接件76還可包括金屬支柱，或金屬支柱和焊料封蓋，其也可經(jīng)由電鍍形成。全文中，包括組件晶粒32、導(dǎo)電柱56、包封材料60、rdl70和介電層68的組合結(jié)構(gòu)將稱作復(fù)合芯片(compositewafer)74，其為包括多個組件晶粒32的復(fù)合芯片。接著，載體40(圖14)可從復(fù)合芯片74去結(jié)合(de-bonded)。圖15中還繪示表面安裝組件78(其可為離散無源組件(discretepassivedevice)，例如電容器、線圈、變壓器或類似者)經(jīng)由焊料區(qū)80結(jié)合至復(fù)合芯片74。

請參照圖16，于介電層44中形成開口82，以暴露導(dǎo)電柱56。舉例來說，開口82可經(jīng)由激光鉆孔(laserdrill)形成。隨后執(zhí)行晶粒切割，以將復(fù)合芯片74單粒化為多個封裝體86，每一封裝體86包括(至少一)組件晶粒32和對應(yīng)導(dǎo)電柱56。相應(yīng)步驟也繪示在圖18所繪示的工藝流程的步驟224。依據(jù)本發(fā)明的一些實(shí)施例，晶粒切割可使用刀具來執(zhí)行，在晶粒切割期間旋轉(zhuǎn)刀具，以裁切復(fù)合芯片74。相應(yīng)步驟繪示在圖18所繪示的工藝流程的步驟224。

圖17a繪示將封裝體組件88和92結(jié)合至封裝體86，因而形成封裝體94。依據(jù)本發(fā)明的一些實(shí)施例，封裝體組件88可包括組件晶粒，其可為記憶體晶粒(例如靜態(tài)隨機(jī)存取存儲器(sram)晶粒、動態(tài)隨機(jī)存取存儲器(dram)晶粒等)。封裝體組件92可為封裝體、封裝體襯底、印刷電路板(pcb)、插入件(interposer)或類似者。結(jié)合之后，將底部填充物(未圖示)置于封裝體88與封裝體組件88和92之間的間隙中，且隨后固化。

在如圖17a中所繪示的封裝體94中，組件晶粒32的側(cè)壁36'包括傾斜部分。舉例來說，傾斜部分36'a為聚合物層28的側(cè)壁，傾斜部分36'b為聚合物層24的側(cè)壁，而部分36c'(其可為傾斜、不傾斜，或部分傾斜)為保護(hù)層22、介電層16和18以及襯底10的側(cè)壁。因此，包封材料60與組件晶粒32之間的接口也包括傾斜部分。

依據(jù)一些實(shí)施例，聚合物層28的側(cè)壁部分36'a具有傾斜角θ3，其可在約50度與約70度之間的范圍內(nèi)。聚合物層28的頂表面相對于相應(yīng)底表面橫向(朝向組件晶粒32的垂直中心線)凹入的距離x2(也請參照圖11)在約2μm與約5μm之間的范圍內(nèi)。聚合物層28的厚度y2可在約5μm與約15μm之間的范圍內(nèi)。聚合物層24的側(cè)壁部分36'b具有傾斜角θ4，其大于傾斜角θ3。傾斜角θ4可在約70度與約85度之間的范圍內(nèi)。聚合物層24的頂表面相對于相應(yīng)底表面橫向凹入的距離x1在約1μm與約2μm之間的范圍內(nèi)。聚合物層24的厚度y1可在約4μm與約6μm之間的范圍內(nèi)。

側(cè)壁36'a和36'b也可以是彎曲的。此外，盡管側(cè)壁36'a和36'b的斜率比率具有(或不具有)不連續(xù)性，但每一側(cè)壁36'a和36'b的斜率可連續(xù)改變，其中每一側(cè)壁36'a和36'b的上部部分比其相應(yīng)的下部部分更加傾斜。

此外，依據(jù)聚合物層24和28的厚度，y1和y2距離x1可大于、小于或等于距離x2。舉例來說，比率x2/x1可在約0.1與約0.5之間的范圍內(nèi)，約0.6與約1之間的范圍內(nèi)，約1與約2之間的范圍內(nèi)，或約2與約8之間的范圍內(nèi)。

聚合物層28的頂表面從襯底10的相應(yīng)最外邊緣橫向凹入距離x3，距離x3可在約0.1μm與約1μm之間的范圍內(nèi)，在約1.1μm與約3μm之間的范圍內(nèi)，在約3.1μm與約5μm之間的范圍內(nèi)，在約5.1μm與約10μm之間的范圍內(nèi)，或在約10.1μm與約20μm之間的范圍內(nèi)。聚合物層28的頂表面也可以從通過開槽形成的襯底10的相應(yīng)邊緣橫向凹入距離x4，距離x4可在約0.1μm與約1μm之間的范圍內(nèi)，在約1.1μm與約3μm之間的范圍內(nèi)，在約3.1μm與約5μm之間的范圍內(nèi)，在約5.1μm與約10μm之間的范圍內(nèi)，或在約10.1μm與約20μm之間的范圍內(nèi)。依據(jù)一些實(shí)施例，值(x3-x4)大于約0.1μm，且可在約0.1μm與約0.9μm之間的范圍內(nèi)，在約1μm與約3μm之間的范圍內(nèi)，或在約3.1μm與約20μm之間的范圍內(nèi)。

襯底10的表面可形成階梯，所述階梯接觸包封材料60。所述階梯由側(cè)壁部分36'c、側(cè)壁部分36'd和襯底10的水平表面10'形成。側(cè)壁部分36'd(襯底10的側(cè)壁)是垂直的，且垂直于襯底10的底表面。側(cè)壁部分36'c可為垂直或傾斜的。如為傾斜，側(cè)壁部分36'c的傾斜角θ5大于傾角角θ3和θ4兩者。

圖17b繪示依據(jù)本揭露的一些實(shí)施例形成的封裝體94，所述封裝體類似于圖17a中繪示的封裝體94，但是以形成單一聚合物層24來代替形成兩個聚合物層24和28。單一聚合物層24從保護(hù)層22延伸至介電層68。金屬通孔26形成于聚合物層24中。依據(jù)一些實(shí)施例，每一側(cè)壁36'包括傾斜(其可為彎曲)部分。所述細(xì)節(jié)類似于針對圖17a所繪示和討論，且其可參照具有對應(yīng)參考編號的對應(yīng)特征的討論。

本揭露的實(shí)施例具有一些有利特征。組件晶粒32的側(cè)壁是傾斜的。傾斜側(cè)壁有利于包封材料60在壓縮模制期間的向下移動平穩(wěn)，且因此減小經(jīng)模制組件晶粒所承受的應(yīng)力。此外，傾斜側(cè)壁使得包封材料60容易在組件晶粒32旁壓縮，而不是直接按壓至組件晶粒32上，因此可減少組件晶粒32在壓縮包封材料時變形。

依據(jù)本發(fā)明的一些實(shí)施例，一種封裝體的形成方法，包括以下步驟。形成覆蓋芯片中的金屬通孔的第一聚合物層。對所述芯片上執(zhí)行開槽，以形成溝槽，其中所述溝槽從所述第一聚合物層的頂表面延伸至所述芯片中。對所述芯片執(zhí)行晶粒切割，以將所述芯片分割為多個組件晶粒。切口穿過所述溝槽。將所述多個組件晶粒中的一組件晶粒放置在載體上方，其中所述組件晶粒包括所述金屬通孔和部分所述第一聚合物層。在所述組件晶粒上方和周圍施配包封材料。按壓和固化所述包封材料。在所述包封材料固化之后，所述第一聚合物層的第一側(cè)壁以第一傾斜角傾斜。對所述包封材料執(zhí)行平坦化，至所述第一聚合物層和所述金屬通孔暴露出來。形成在所述金屬通孔上方且電耦合至所述金屬通孔的重分布線。

依據(jù)本發(fā)明的一些實(shí)施例，所述金屬通孔延伸至位于所述第一聚合物層下方的第二聚合物層中，且其中在所述包封材料固化之后，所述第二聚合物層的第二側(cè)壁傾斜且具有大于所述第一傾斜角的第二傾斜角。

依據(jù)本發(fā)明的一些實(shí)施例，所述第一傾斜角在約50度與約70度之間的范圍內(nèi)。

依據(jù)本發(fā)明的一些實(shí)施例，所述第二傾斜角在約70度與約85度之間的范圍內(nèi)。

依據(jù)本發(fā)明的一些實(shí)施例，在所述第一聚合物層的橫截面圖中，所述第一側(cè)壁為彎曲的。

依據(jù)本發(fā)明的一些實(shí)施例，所述開槽導(dǎo)致所述第一聚合物層的所述第一側(cè)壁朝向所述溝槽傾斜。

依據(jù)本發(fā)明的一些實(shí)施例，執(zhí)行所述開槽至所述芯片的襯底暴露出來。

依據(jù)本發(fā)明的一些實(shí)施例，一種封裝體的形成方法包括：在芯片上執(zhí)行開槽以形成從芯片的頂表面延伸至芯片的中間水平面的多個溝槽；以及在芯片上執(zhí)行晶粒切割以將芯片分割為多個組件晶粒。晶粒切割的切口穿過所述多個溝槽的對應(yīng)者，且所述切口比所述多個溝槽的對應(yīng)者窄。將所述多個組件晶粒中的組件晶粒放置在載體上方。組件晶粒包封在包封材料中。在包封組件晶粒之后，組件晶粒的側(cè)壁傾斜。所述方法還包括在包封材料上執(zhí)行平坦化直至組件晶粒中的金屬通孔暴露，以及形成在金屬通孔上方且電耦合至金屬通孔的重分布線。

依據(jù)本發(fā)明的一些實(shí)施例，一種封裝體包括：組件晶粒、包封材料、金屬柱以及重分布線。組件晶粒包括襯底以及側(cè)壁，其具有既不平行于也不垂直于所述襯底的底表面的傾斜部分。包封材料將所述組件晶粒包封在其中，其中所述側(cè)壁的所述傾斜部分接觸所述包封材料。金屬柱穿過所述包封材料。重分布線在所述金屬柱和所述組件晶粒上方且電耦合至所述金屬柱和所述組件晶粒。

依據(jù)本發(fā)明的一些實(shí)施例，封裝體還包括：第一聚合物層，其具有接觸所述包封材料的第一傾斜側(cè)壁，其中所述第一傾斜側(cè)壁具有第一傾斜角；第二聚合物層，其在所述第一聚合物層上方，其中所述第二聚合物層具有第二傾斜側(cè)壁，所述第二傾斜側(cè)壁的第二傾斜角小于所述第一傾斜角，且所述第一傾斜側(cè)壁和所述第二傾斜側(cè)壁為所述組件晶粒的所述側(cè)壁的部分所述傾斜部分；以及金屬通孔，其包括在所述第一聚合物層中的底部部分，以及在所述第二聚合物層中的頂部部分。

依據(jù)本發(fā)明的一些實(shí)施例，所述第一傾斜角在約70度與約85度之間的范圍內(nèi)，且所述第二傾斜角在約50度與約70度之間的范圍內(nèi)。

依據(jù)本發(fā)明的一些實(shí)施例，在所述組件晶粒的橫截面圖中，所述側(cè)壁的所述傾斜部分為彎曲的。

依據(jù)本發(fā)明的一些實(shí)施例，所述組件晶粒的所述側(cè)壁形成階梯，其中所述階梯包括：所述襯底的第一側(cè)壁；所述襯底的頂表面；以及所述襯底的第二側(cè)壁。

依據(jù)本發(fā)明的一些實(shí)施例，所述襯底的所述第一側(cè)壁為垂直的，且所述襯底的所述第二側(cè)壁為傾斜的。

依據(jù)本發(fā)明的一些實(shí)施例，一種封裝體包括：組件晶粒、包封材料、金屬柱以及重分布線。組件晶粒包括：半導(dǎo)體襯底；內(nèi)連結(jié)構(gòu)，其在所述半導(dǎo)體襯底上方；金屬柱，其在所述內(nèi)連結(jié)構(gòu)上方且電耦合至所述內(nèi)連結(jié)構(gòu)；以及聚合物層，其包圍所述金屬柱，其中所述聚合物層具有既不平行于也不垂直于所述半導(dǎo)體襯底的主要底表面的傾斜側(cè)壁。包封材料將所述組件晶粒包封在其中。重分布線形成在所述金屬柱上方且電耦合至所述金屬柱。

依據(jù)本發(fā)明的一些實(shí)施例，所述聚合物層的所述傾斜側(cè)壁接觸所述包封材料。

依據(jù)本發(fā)明的一些實(shí)施例，其還包括介電層，其在所述聚合物層和所述包封材料兩者上方且接觸所述聚合物層和所述包封材料兩者，其中所述聚合物層的所述傾斜側(cè)壁延伸以連接所述介電層的底表面。

依據(jù)本發(fā)明的一些實(shí)施例，所述傾斜側(cè)壁為彎曲的。

依據(jù)本發(fā)明的一些實(shí)施例，所述聚合物層的上部部分變窄的幅度比所述聚合物層的對應(yīng)下部變窄的幅度大。

依據(jù)本發(fā)明的一些實(shí)施例，所述傾斜側(cè)壁具有在約70度與約85度之間的范圍內(nèi)的傾斜角。

依據(jù)本發(fā)明的一些實(shí)施例，所述組件晶粒的側(cè)壁形成階梯，其中所述階梯包括：所述半導(dǎo)體襯底的第一側(cè)壁；所述半導(dǎo)體襯底的頂表面；以及所述半導(dǎo)體襯底的第二側(cè)壁。

以上概述了數(shù)個實(shí)施例的特征，使本領(lǐng)域技術(shù)人員可更加了解本發(fā)明的態(tài)樣。本領(lǐng)域技術(shù)人員應(yīng)理解，其可輕易地使用本發(fā)明作為設(shè)計(jì)或修改其他工藝與結(jié)構(gòu)的依據(jù)，以實(shí)行本文所介紹的實(shí)施例的相同目的及/或達(dá)到相同優(yōu)點(diǎn)。本領(lǐng)域技術(shù)人員還應(yīng)理解，這種等效的配置并不悖離本發(fā)明的精神與范疇，且本領(lǐng)域技術(shù)人員在不悖離本發(fā)明的精神與范疇的情況下可對本文做出各種改變、置換以及變更。

雖然本發(fā)明已以實(shí)施例揭示如上，然其并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng)域中普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的改動與潤飾，均在本發(fā)明范圍內(nèi)。